[发明专利]一种基于动态部分可重构FPGA的计算机实验平台设计方法在审
申请号: | 201610500686.X | 申请日: | 2016-06-30 |
公开(公告)号: | CN107564368A | 公开(公告)日: | 2018-01-09 |
发明(设计)人: | 刘睿 | 申请(专利权)人: | 哈尔滨卓晋科技有限公司 |
主分类号: | G09B19/00 | 分类号: | G09B19/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 150000 黑龙江省哈尔*** | 国省代码: | 黑龙江;23 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于动态部分可重构FPGA的计算机实验平台设计方法,包括如下步骤第一步,调研计算机组成原理实验系统设计的发展和现状,提出计算机组成原理实验系统的整体功能结构,分别对下位机硬件系统和上位机软件系统进行设计,下位机的主体部分使用基于动态部分可重构FPGA的设计方案;第二步,深入研究动态部分可重构FPGA技术;第三步,在完成8位小型CPU的设计后,验证上位机软件的部分功能,并通过对FPGA布局布线文件和比特流配置文件的分析验证部分可重构的可实施性。本发明的基于动态部分可重构FPGA的计算机实验平台设计方法,动态部分可重构FPGA的使用降低了实验系统的硬件开资,提高了实验效率,减少了占用空间,简化了硬件电路结构。 | ||
搜索关键词: | 一种 基于 动态 部分 可重构 fpga 计算机 实验 平台 设计 方法 | ||
【主权项】:
一种基于动态部分可重构FPGA的计算机实验平台设计方法,其特征在于:包括如下步骤:第一步,调研计算机组成原理实验系统设计的发展和现状,提出计算机组成原理实验系统的整体功能结构,分别对下位机硬件系统和上位机软件系统进行设计,下位机的主体部分使用基于动态部分可重构FPGA的设计方案;第二步,深入研究动态部分可重构FPGA技术,a.介绍四种动态部分可重构FPGA的设计方法,并比较了各种设计方法的优劣;b.并在理论的基础上实现基于EAPR流程的动态部分可重构FPGA设计;c.使用ISE与Planahead经过设计输入、模块激活、模块合并实现和生成配置数据步骤完成系统的硬件实现,实现动态部分可部分FPGA系统的设计;d.完成硬件电路系统外围模块的设计;e.使用C++builder实现上位机软件各个功能模块的设计;第三步,在完成8位小型CPU的设计后,验证上位机软件的部分功能,并通过对FPGA布局布线文件和比特流配置文件的分析验证部分可重构的可实施性。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨卓晋科技有限公司,未经哈尔滨卓晋科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610500686.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种车辆速度警示方法
- 下一篇:一种具有功率放大能力的振荡电路用电感器