[发明专利]封装基板及其制造方法在审
申请号: | 201610550793.3 | 申请日: | 2016-07-13 |
公开(公告)号: | CN107622950A | 公开(公告)日: | 2018-01-23 |
发明(设计)人: | 王音统;赵裕荧 | 申请(专利权)人: | 欣兴电子股份有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L23/64;H01L23/498 |
代理公司: | 北京中誉威圣知识产权代理有限公司11279 | 代理人: | 王正茂,丛芳 |
地址: | 中国台湾桃园市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种封装基板及其制造方法,所述封装基板制造方法包含提供包含电容层、设置在电容层第一侧的第一图样化电路,以及设置在电容层第二侧的第二图样化电路的基底,其中两相邻的第一图样化电路之间具有间隙,暴露电容层的第一区域,且第二图样化电路与第一区域至少部分重合;接下来在第一区域重合第二图样化电路的部分内移除电容层,形成开口连通间隙;接下来从第一侧形成介电层,填满间隙与开口,并覆盖第一图样化电路;以及,部分移除间隙与开口中的介电层,暴露部分第二图样化电路,未经移除的介电层包覆电容层与第一图样化电路,并定义通孔。通过本方法,可以减少电容层的开口发生孔裂或损毁的情况。 | ||
搜索关键词: | 封装 及其 制造 方法 | ||
【主权项】:
一种封装基板制造方法,其特征在于,包含:提供基底,其中所述基底包含电容层、设置在所述电容层第一侧的多个第一图样化电路以及设置在所述电容层相对所述第一侧的第二侧的至少一个第二图样化电路,其中所述多个第一图样化电路中两个相邻电路之间具有间隙,暴露所述电容层的第一区域,以及所述第二图样化电路与所述第一区域至少部分重合;在所述第一区域与所述第二图样化电路重合的部分内移除部分所述电容层,以在所述电容层形成开口连通所述间隙;在所述电容层的所述第一侧形成第一介电层,以填满所述间隙与所述开口,并覆盖所述多个第一图样化电路;以及部分移除所述间隙与所述开口中的所述第一介电层,以暴露部分的所述第二图样化电路,其中未经移除的所述第一介电层包覆所述电容层与所述多个第一图样化电路,并定义第一通孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司,未经欣兴电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610550793.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造