[发明专利]用于FINFET的源极和漏极工艺有效
申请号: | 201610729819.0 | 申请日: | 2016-08-26 |
公开(公告)号: | CN106935507B | 公开(公告)日: | 2020-01-14 |
发明(设计)人: | 张哲诚;林志翰;曾鸿辉 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/08;H01L29/78 |
代理公司: | 11409 北京德恒律治知识产权代理有限公司 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | FinFET包括衬底、鳍结构、介电层、金属栅极、两个间隔件、源极和漏极。该鳍结构设置在衬底上。该介电层设置在鳍结构上并且覆盖鳍结构的两个相对侧面。该介电层包括突出于鳍结构的侧面的两个第一部分,从而使得在介电层中形成两个相对第一凹槽。金属栅极设置在介电层的夹在第一部分之间的第二部分上。该间隔件设置在介电层的第一部分上并且分别突出于介电层的第一部分,从而使得在间隔件中形成两个第二凹槽。源极和漏极分别设置在衬底上的第一凹槽和第二凹槽中。本发明的实施例还涉及用于FinFET的源极和漏极工艺。 | ||
搜索关键词: | 用于 finfet 工艺 | ||
【主权项】:
1.一种用于制造FinFET的方法,所述方法包括:/n在衬底上形成鳍结构;/n在所述鳍结构的顶面和两个侧面上形成介电层,其中,所述侧面连接至所述顶面的两个相对边缘,并且所述鳍结构和所述介电层由不同的材料形成;/n在所述介电层的第一部分上形成伪栅极;/n分别在所述伪栅极的两个相对侧壁上形成两个间隔件,其中,形成所述间隔件的操作包括分别在所述介电层的两个第二部分上形成所述间隔件并且暴露所述介电层的两个第三部分,其中,所述介电层的每个所述第二部分位于所述介电层的所述第一部分和一个所述第三部分之间;/n对所述介电层和所述鳍结构实施第一蚀刻操作以去除所述介电层的所述第三部分和每个所述第二部分的部分以及位于所述介电层的所述第三部分和部分所述第二部分下面的所述鳍结构的两个第一部分,从而分别在所述间隔件中形成两个第一凹槽;以及/n对所述鳍结构实施第二蚀刻操作以去除分别邻近于所述鳍结构的所述第一部分的所述鳍结构的两个第二部分,从而在所述介电层中形成两个第二凹槽,其中,所述第二凹槽分别与所述第一凹槽相连通。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610729819.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造