[发明专利]一种半导体器件及其制作方法、电子装置有效

专利信息
申请号: 201610970592.9 申请日: 2016-10-28
公开(公告)号: CN108022932B 公开(公告)日: 2020-08-18
发明(设计)人: 郑二虎;张翼英 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: H01L27/1157 分类号: H01L27/1157
代理公司: 北京市磐华律师事务所 11336 代理人: 高伟;张建
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件及其制作方法、电子装置,该制作方法包括下述步骤:提供半导体衬底,在半导体衬底上形成多层叠层结构,在所述层叠结构中形成沟道孔,并在沟道孔的表面上形成存储层和沟道材料层;在沟道孔的顶部形成顶部沟道材料层,以密封所述沟道孔;在顶部沟道材料层的表面形成平坦层;去除平坦层和层叠结构表面上的部分顶部沟道材料层;去除层叠结构表面上剩余的顶部沟道材料层,其中,在去除层叠结构表面上剩余的顶部沟道材料层时采用顶部沟道材料层对层叠结构中的顶部介质层具有高选择性的蚀刻工艺。该制作方法可以避免沉积过后的顶部多晶硅层,且具有较大工艺窗口,因而制作成本降低。该半导体器件和电子装置具有类似的优点。
搜索关键词: 一种 半导体器件 及其 制作方法 电子 装置
【主权项】:
1.一种半导体器件的制作方法,其特征在于,包括下述步骤:提供半导体衬底,所述半导体衬底至少包括存储区域,在所述存储区域的半导体衬底上形成多层叠层结构,每一叠层结构包括牺牲层和位于所述牺牲层上的介质层,在所述层叠结构中形成沟道孔,并在所述沟道孔的表面上形成存储层和沟道材料层;在所述沟道孔的顶部形成顶部沟道材料层,以密封所述沟道孔;在所述顶部沟道材料层的表面形成平坦层;去除所述平坦层和所述层叠结构表面上的部分所述顶部沟道材料层;去除所述层叠结构表面上剩余的顶部沟道材料层,其中,在去除所述层叠结构表面上剩余的顶部沟道材料层时采用顶部沟道材料层对所述层叠结构中的顶部介质层具有高选择性的蚀刻工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610970592.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top