[发明专利]一种时钟偏斜纠正方法及电路、终端设备在审
| 申请号： | 201611031294.X | 申请日： | 2016-11-18 |
| 公开（公告）号： | CN106788353A | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | 冯坚 | 申请（专利权）人： | 深圳市紫光同创电子有限公司 |
| 主分类号： | H03K5/26 | 分类号： | H03K5/26;H03K5/159;G06F1/10 |
| 代理公司： | 深圳鼎合诚知识产权代理有限公司44281 | 代理人： | 江婷 |
| 地址： | 518057 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种时钟偏斜纠正方法及电路、终端设备，该方法包括确定待进行时钟偏斜纠正的目标时序逻辑单元块，确定目标时序逻辑单元块中参考时序逻辑单元块及纠正时序逻辑单元块，检测参考时序逻辑单元块输入时钟与纠正时序逻辑单元块输入时钟在相同时钟变化沿的时钟偏斜，根据时钟偏斜，计算对纠正时序逻辑单元块输入时钟的纠正参数，根据纠正参数，对纠正时序逻辑单元块输入时钟进行延时纠正。本发明可以纠正时钟偏斜的问题，打破传统时钟网络的局限的设计方法，亦解决了占用过多金属层影响芯片面积等问题。 | ||
| 搜索关键词： | 一种 时钟 偏斜 纠正 方法 电路 终端设备 | ||
【主权项】：
一种用于可编程逻辑器件的时钟偏斜纠正方法，其特征在于，包括：确定待进行时钟偏斜纠正的目标时序逻辑单元块，所述目标时序逻辑单元块包括至少两个设置在同一可编程逻辑器件内、且共用同一全局时钟源的时序逻辑单元块；根据所述目标时序逻辑单元块中各时序逻辑单元块输入时钟的传输路径，确定所述目标时序逻辑单元块中参考时序逻辑单元块及纠正时序逻辑单元块；所述传输路径为时钟信号从所述全局时钟源到时序逻辑单元块的信号传输路径；检测所述参考时序逻辑单元块输入时钟与所述纠正时序逻辑单元块输入时钟在相同时钟变化沿的时钟偏斜；根据所述时钟偏斜，计算对所述纠正时序逻辑单元块输入时钟的纠正参数；根据所述纠正参数，对所述纠正时序逻辑单元块输入时钟进行延时纠正。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市紫光同创电子有限公司，未经深圳市紫光同创电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611031294.X/，转载请声明来源钻瓜专利网。
