[发明专利]一种半导体器件及其制造方法在审
| 申请号： | 201611099583.3 | 申请日： | 2016-12-02 |
| 公开（公告）号： | CN108155145A | 公开（公告）日： | 2018-06-12 |
| 发明（设计）人： | 武咏琴;孙武 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/538 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件及其制造方法，所述制造方法包括：提供前端器件层，并在所述前端器件层上形成层间介电层；在所述层间介电层上形成金属硬掩膜叠层；图案化所述金属硬掩膜叠层，使其具有定义沟槽图案的开口；执行刻蚀，以在所述层间介电层中形成部分通孔；以所述金属硬掩膜叠层为掩膜刻蚀所述层间介电层，以形成沟槽，同时继续刻蚀所述部分通孔，使其与前端器件层相连；去除所述金属硬掩膜叠层；在所述沟槽及通孔中形成金属互连。与现有工艺相比，本发明提出的半导体器件的制造方法，降低了金属硬掩膜层中的应力，并且铜籽晶层不易在沟槽或通孔开口处形成突悬，因而在沟槽或通孔中填充铜的过程中不易形成空隙，提高了器件的性能。 | ||
| 搜索关键词： | 硬掩膜 叠层 通孔 半导体器件 层间介电层 前端器件层 刻蚀 金属 制造 金属硬掩膜层 定义沟槽 金属互连 通孔开口 铜籽晶层 介电层 图案化 去除 掩膜 填充 开口 图案 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，包括：提供前端器件层，并在所述前端器件层上形成层间介电层；在所述层间介电层上形成金属硬掩膜叠层；图案化所述金属硬掩膜叠层，使其具有定义沟槽图案的开口；执行刻蚀，以在所述层间介电层中形成部分通孔；以所述金属硬掩膜叠层为掩膜刻蚀所述层间介电层，以形成沟槽，同时继续刻蚀所述部分通孔，使其与前端器件层相连；去除所述金属硬掩膜叠层；在所述沟槽及通孔中形成金属互连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611099583.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件的制作方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
