[发明专利]基准电压源电压抑制电路及其植入集成电路和人工耳蜗

摘要

本发明提供基准电压源电压抑制电路，以及包括该电压抑制电路的植入集成电路和人工耳蜗。首先利用包括CASCODE电流源的电源抑制电路，但考虑到仅仅只有这一个CASCODE结构，其电源抑制效果并不能达到最佳，然后再接入运放，利用运放的增益比较大，通过输入信号虚短的原理，实现高的电源抑制。本发明的基准电压产生电路的设计，通过电路结构调整实现基准电压产生可以实现高电源抑制，结构简单，电压值可适应不同系统的要求。

主权项

1.一种基准电压源电压抑制电路，其特征在于，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第八NMOS管、运算放大器、第一电阻、第二电阻、第一PNP晶体管、第二PNP晶体管，其中，第一PMOS管的源极和第三PMOS管的源极分别与电压VDD连接，第一PMOS管的栅极、第三PMOS管的栅极、及第二电阻的一端连接，第二PMOS管的源极和第一PMOS管的漏极连接，第四PMOS管的源极和第三PMOS管的漏极连接，第二PMOS管的栅极、第四PMOS管的栅极、第二电阻的另一端、及第八NMOS管的漏极连接，第八NMOS管的栅极和运算放大器的输出端连接，第八NMOS管的源极、第一电阻的一端、及运算放大器的反相输入端连接，第一电阻的另一端和第一PNP晶体管的发射极连接，第一PNP晶体管的集电极和第二PNP晶体管的集电极连接，第一PNP晶体管的基极和第二PNP晶体管的基极接地，第二PNP晶体管的发射极、第四PMOS管的漏极、及运算放大器的同相输入端连接。