[发明专利]一种NVM测试读取加速方法及电路

摘要

本发明公开了一种NVM测试读取加速方法及电路，该电路包括用于产生NVM地址的地址生成逻辑、用于存储信息的NVM存储器、用于产生期望数据的比较数据生成逻辑，用于产生比较结果的比较逻辑，以及相关的寄存器等。在NVM读取加速测试时，通过软件启动，硬件自动执行NVM数据读比对的工作硬件自动根据存储器中软件配置值进行计算，并操作NVM读出数据，同时计算出预期数据，并将两个数据进行比较，得到比较结果来决定是否继续测试。若结果相等，则可以继续进行下一个地址的比较，若结果不等，停止测试，并将结果输出给软件，软件则可以通过读取寄存器的方式进行分析调试。本发明所述的方法能够有效减少NVM存储器读取比较数据时间。

主权项

一种NVM测试读取加速电路，其特征在于，由地址生成逻辑、比较数据生成逻辑、数据比较逻辑、NVM存储器、用于装载信息的数据寄存器(包括片选寄存器、起始地址寄存器、结束地址寄存器、Pattern类型寄存器、原始数据寄存器和Pattern数据参考寄存器)、以及其它相关的组合逻辑构成,其中：所述的地址生成逻辑读取片选寄存器、起始地址寄存器、结束地址寄存器和Pattern类型寄存器的值，进行NVM地址的控制，控制每次读出数据的地址，并将此地址写回起始地址寄存器中；地址生成逻辑接收比较逻辑输出的fail信号，若fail信号为1，则会将NVM地址停止变化；地址生成逻辑判断其输出给NVM的地址和结束地址寄存器的值相等时，则会将finish信号输出为1，表示测试结束；通过硬件实现内部并行数据读出比较以提高速度。