[发明专利]浅沟槽隔离浮栅结构的制作方法和浮栅型闪存的制作方法在审
| 申请号： | 201611191660.8 | 申请日： | 2016-12-21 |
| 公开（公告）号： | CN106783860A | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | 姚兰;周俊 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L27/115 | 分类号： | H01L27/115;H01L29/423 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 屈蘅,李时云 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种浅沟槽隔离浮栅结构的制作方法和浮栅型闪存的制作方法，包括提供一半导体衬底；在所述半导体衬底上依次形成一电子通道层和一电子存储层然；在所述电子存储层上形成图形化的光阻层；以所述图形化的光阻层为掩膜，刻蚀所述电子存储层、电子通道层和部分半导体衬底，形成若干沟槽，再去除所述图形化光阻层；在所述沟槽内填充绝缘材料，所述绝缘材料覆盖所述电子存储层；采用化学机械研磨工艺去除所述电子存储层上的绝缘材料，形成浅沟槽隔离浮栅结构。本发明工艺简单，成本较低，同时，避免了电子存储层表面在研磨中产生凹陷的问题，提高了半导体器件的良率。 | ||
| 搜索关键词： | 沟槽 隔离 结构 制作方法 浮栅型 闪存 | ||
【主权项】：
一种浅沟槽隔离浮栅结构的制作方法，其特征在于，包括：提供一半导体衬底；在所述半导体衬底上依次形成一电子通道层和一电子存储层；在所述电子存储层上形成图形化的光阻层；以所述图形化的光阻层为掩膜，刻蚀所述电子存储层、电子通道层和部分半导体衬底，形成若干沟槽，再去除所述图形化光阻层；在所述沟槽内填充绝缘材料，所述绝缘材料覆盖所述电子存储层；采用化学机械研磨工艺去除所述电子存储层上的绝缘材料，形成浅沟槽隔离浮栅结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611191660.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
