[发明专利]具有公共时钟的环形网络拓扑结构

摘要

本发明提供了一种具有公共时钟的环形网络拓扑结构，其特征在于：它包括中央控制器和多个子节点，中央控制器作为主节点和多个子节点内均设置有FPGA、第一收发模块和第二收发模块；FPGA与其对应的第一收发模块和第二收发模块电连接；第一收发模块作为时钟信号收发接口，第二收发模块作为数据信号收发接口；多个第一收发模块依次连接形成时钟环网；时钟环网为整个网络传输公共时钟，公共时钟由主节点发出，每个子节点接收到时钟的同时，将其发送到下一下节点；多个第二收发模块依次连接形成数据信号环网；数据信号环网用来传输串行数据信号。本发明大幅节省了网络通信时间，提高了环网通信的效率。

主权项

1.一种具有公共时钟的环形网络拓扑结构，其特征在于：它包括中央控制器和多个子节点，中央控制器作为主节点和多个子节点内均设置有FPGA、第一收发模块和第二收发模块；FPGA与其对应的第一收发模块和第二收发模块电连接；第一收发模块作为时钟信号收发接口，第二收发模块作为数据信号收发接口；多个第一收发模块依次连接形成时钟环网；时钟环网为整个网络传输公共时钟，公共时钟由主节点发出，每个子节点接收到时钟的同时，将其发送到下一个节点；多个第二收发模块依次连接形成数据信号环网；数据信号环网用来传输串行数据信号，主节点发出数据信号，数据信号将以公共时钟信号为参考时钟；每一个子节点以公共时钟为参考接收数据信号的同时，将其发送到下一个节点；子节点向主节点反馈数据帧，反馈的数据帧包括本节点的各种状态、电压电流采样值；子节点和主节点使用公共的时钟信号；子节点在进行工作状态切换时可对发送到下一个节点的数据源进行无缝切换。