[发明专利]半导体器件及其形成方法有效
| 申请号： | 201611248887.1 | 申请日： | 2016-12-29 |
| 公开（公告）号： | CN108258033B | 公开（公告）日： | 2020-12-22 |
| 发明（设计）人： | 李勇 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L29/10 | 分类号： | H01L29/10;H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 高静;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件及其形成方法，半导体器件包括：基底以及位于基底上的层间介质层，基底包括相邻接的NMOS区以及PMOS区，PMOS区包括第一P区以及第二P区；贯穿层间介质层的栅极，栅极分为：位于NMOS区基底上的N区栅极，位于第一P区基底的第一栅极，位于第二P区基底上的第二栅极；N区栅极指向第二栅极的方向为栅极延伸方向，在垂直于栅极延伸方向上，第一栅极的宽度尺寸大于第二栅极的宽度尺寸。本发明提高P型器件的响应速度，改善半导体器件的电学性能。 | ||
| 搜索关键词： | 半导体器件 及其 形成 方法 | ||
【主权项】：
1.一种半导体器件，其特征在于，包括：基底以及位于所述基底上的层间介质层，所述基底包括相邻接的NMOS区以及PMOS区，所述NMOS区具有N型器件，所述PMOS区具有P型器件，所述PMOS区包括与所述NMOS区相邻接的第一P区以及与所述第一P区相邻接的第二P区；贯穿所述层间介质层的栅极，所述栅极分为：位于所述NMOS区基底上的N区栅极，位于所述第一P区基底上且与所述N区栅极相连通的第一栅极，以及位于所述第二P区基底上且与所述第一栅极相连通的第二栅极；所述N区栅极指向第二栅极的方向为栅极延伸方向，在垂直于所述栅极延伸方向上，所述第一栅极的宽度尺寸大于所述第二栅极的宽度尺寸；位于所述N区栅极相对两侧的基底内的N型源漏掺杂区；位于所述第二栅极相对两侧的基底内的P型源漏掺杂区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611248887.1/，转载请声明来源钻瓜专利网。
- 上一篇：超级结及其制造方法
- 下一篇：一种GaN基增强型场效应器件及其制作方法
- 同类专利
- 专利分类
