[实用新型]用于时钟数据恢复的装置以及接收器有效
申请号: | 201621143677.1 | 申请日: | 2016-10-20 |
公开(公告)号: | CN206370827U | 公开(公告)日: | 2017-08-01 |
发明(设计)人: | 许宇;Y·法兰斯;张琨永 | 申请(专利权)人: | 赛灵思公司 |
主分类号: | H04B1/16 | 分类号: | H04B1/16;H04L7/02 |
代理公司: | 北京市君合律师事务所11517 | 代理人: | 顾云峰,吴龙瑛 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开了用于时钟数据恢复的装置以及接收器。在一个实施例中,一种用于CDR的装置包括至少一个数据寄存器,至少一个边沿寄存器,其具有与至少一个数据寄存器的输出耦接的输入,以及相位检测器,其具有与至少一个数据寄存器的输出与至少一个边沿寄存器的输出耦接的输入。该装置还包括与相位检测器的输出耦接的频率累加器,与相位检测器的输出耦接的动态增益电路,以及相位累加器与编码生成器电路,其被配置为根据动态增益电路的输出和频率累加器的输出生成编码,以控制相位插值器。 | ||
搜索关键词: | 用于 时钟 数据 恢复 装置 以及 接收器 | ||
【主权项】:
一种用于时钟数据恢复的装置,其特征在于,包括:至少一个数据寄存器;至少一个边沿寄存器,其具有耦接至所述至少一个数据寄存器的输出的输入;相位检测器,其具有与所述至少一个数据寄存器的输出以及所述至少一个边沿寄存器的输出耦接的输入;频率累加器,其被耦接至所述相位检测器的输出;动态增益电路,其被耦接至所述相位检测器的输出;以及相位累加器与编码发生器电路,其被配置为根据所述动态增益电路的输出以及所述频率累加器的输出生成编码,以控制相位插值器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201621143677.1/,转载请声明来源钻瓜专利网。
- 上一篇:浮置栅极隔离件及其制造方法
- 下一篇:显示装置
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置