[实用新型]一种带隙基准电路有效
申请号: | 201621394506.6 | 申请日: | 2016-12-19 |
公开(公告)号: | CN206270791U | 公开(公告)日: | 2017-06-20 |
发明(设计)人: | 邓龙利;刘铭 | 申请(专利权)人: | 北京兆易创新科技股份有限公司 |
主分类号: | G05F1/567 | 分类号: | G05F1/567;G05F1/56 |
代理公司: | 北京品源专利代理有限公司11332 | 代理人: | 孟金喆,胡彬 |
地址: | 100083 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型实施例公开了一种带隙基准电路,所述电路包括电流偏置单元和电压输出单元,其中,所述电流偏置单元用于给所述电压输出单元提供偏置电流,所述电流偏置单元包括第一PMOS管和第一NMOS管;所述电压输出单元包括第二PMOS管、第三PMOS管、第一NPN三极管、第二NPN三极管、第一电阻和第二电阻,所述第三PMOS管的漏极和所述第二电阻的第一端为所述带隙基准电路的电压输出端。本实用新型实施例提供的带隙基准电路具有超低功耗、低电源电压以及高电源抑制比等优点,对于静态功耗要求较高的芯片有极其重大的意义。 | ||
搜索关键词: | 一种 基准 电路 | ||
【主权项】:
一种带隙基准电路,其特征在于,包括:电流偏置单元和电压输出单元,其中,所述电流偏置单元用于给所述电压输出单元提供偏置电流,所述电流偏置单元包括第一PMOS管和第一NMOS管,所述第一PMOS管的源极与电源相连,漏极与栅极以及所述第一NMOS管的漏极相连;所述电压输出单元包括第二PMOS管、第三PMOS管、第一NPN三极管、第二NPN三极管、第一电阻和第二电阻,其中,所述第二PMOS管的源极与电源相连,漏极与所述第一NPN三极管的集电极相连,栅极与所述第三PMOS管的栅极以及所述第一PMOS管的栅极和漏极相连;所述第三PMOS管的源极与电源相连,漏极与所述第二电阻的第一端相连;所述第一NPN三极管的基极与所述第二NPN三极管的基极和集电极相连,发射极接地;所述第二NPN三极管的集电极与所述第二电阻的第二端相连,发射极与所述第一电阻的第一端和所述第一NMOS管的源极相连;所述第一电阻的第二端接地;所述第三PMOS管的漏极和所述第二电阻的第一端为所述带隙基准电路的电压输出端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司,未经北京兆易创新科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201621394506.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种用于音响的输入端电压可变的电压调节系统
- 下一篇:交流负载控制模块