[实用新型]一种频率补偿电路有效
| 申请号： | 201621443350.6 | 申请日： | 2016-12-26 |
| 公开（公告）号： | CN206759421U | 公开（公告）日： | 2017-12-15 |
| 发明（设计）人： | 邓海;万维逸;宋平 | 申请（专利权）人： | 航天信息股份有限公司 |
| 主分类号： | H03L1/00 | 分类号： | H03L1/00;H04J3/06 |
| 代理公司： | 北京同达信恒知识产权代理有限公司11291 | 代理人： | 黄志华 |
| 地址： | 100195 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型实施例提供了一种频率补偿电路，包括晶体谐振器，用于产生第一晶振频率；现场可编程门阵列FPGA单元与晶体谐振器相连，用于计算晶体谐振器的频率补偿值；累加器，用于获取频率补偿值及读取在第N个晶振周期中写入累加器的第N数值，并在当前的第N+1个晶振周期中基于频率补偿值及第N数值获得不同于第N数值的第N+1数值，将第N+1数值重新写入累加器中；其中，N为正整数；时钟计数器与累加器连接，时钟计数器用于计数；其中，当在第N+1个晶振周期中第N+1数值大于累加器的预设阈值时，则时钟计数器在第N+2个晶振周期增加一个计数值，以对第一晶振频率进行补偿。 | ||
| 搜索关键词： | 一种 频率 补偿 电路 | ||
【主权项】：
一种频率补偿电路，其特征在于，包括：晶体谐振器，用于产生第一晶振频率；现场可编程门阵列FPGA单元，与所述晶体谐振器相连，用于计算所述晶体谐振器的频率补偿值；累加器，用于获取所述频率补偿值及读取在第N个晶振周期中写入所述累加器的第N数值，并在当前的第N+1个晶振周期中基于所述频率补偿值及所述第N数值获得不同于所述第N数值的第N+1数值，将所述第N+1数值重新写入所述累加器中；其中，所述N为正整数；时钟计数器，与所述累加器连接，所述时钟计数器用于计数；其中，当在所述第N+1个晶振周期中所述第N+1数值大于累加器的预设阈值时，则所述时钟计数器在第N+2个晶振周期增加一个计数值，以对所述第一晶振频率进行补偿。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于航天信息股份有限公司，未经航天信息股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201621443350.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种信号采集输出模块壳体
- 下一篇：具有电器控制柜冷却装置的注塑机
