[发明专利]形成具有高k电荷俘获层的方法

摘要

本文公开了包含具有高k电荷存储区域的存储器单元的非易失性存储器件，以及其制造方法。电荷存储区域具有三层或更多层的电介质材料。至少一层是高k材料。(多个)高k层具有比Si3N4更高的陷阱密度。电荷存储区域中的高k电介质增强了与存储器单元沟道的电容耦合，其可以改善存储器单元电流、编程速度和擦除速度。电荷存储区域具有高‑低‑高的导带偏移，其可以改善数据保持。电荷存储区域具有低‑高‑低的价带偏移，其可以改善擦除。

主权项

一种制造非易失性存储器件的方法，所述方法包括：制造半导体沟道(337；699)(1002)；制造隧道电介质区域(335；698)，其中所述隧道电介质区域相邻于所述半导体沟道(1004)，其中所述隧道电介质区域包括第一电介质层(335；712)；制造电荷俘获区域(CS0‑CS7；697)，所述电荷俘获区域具有第一电荷俘获层(341；710)、第二电荷俘获层(343；708)和第三电荷俘获层(345；706)，包含在所述第一电荷俘获层和所述第三电荷俘获层之间形成所述第二电荷俘获层，其中所述第一电荷俘获层相邻于所述隧道电介质区域，其中所述第二电荷俘获层具有的相对于所述半导体沟道的导带偏移小于所述第一电荷俘获层相对于所述半导体沟道的导带偏移，且具有的相对于所述半导体沟道的导带偏移小于所述第三电荷俘获层相对于所述半导体沟道的导带偏移，其中所述第一电荷俘获层具有的相对于所述半导体沟道的价带偏移小于所述第一电介质层相对于所述半导体沟道的价带偏移，其中所述第二电荷俘获层包括具有大于7.9的介电常数的高k材料(1006)；制造控制栅极电介质(333；696)，其中所述电荷俘获区域在所述控制栅极电介质和所述隧道电介质之间(1008)；以及制造控制栅极(351；605)，其中所述控制栅极电介质在所述控制栅极和所述电荷俘获区域之间(1010)。