[发明专利]锁相环(PLL)架构有效
申请号: | 201680014381.6 | 申请日: | 2016-02-12 |
公开(公告)号: | CN107431488B | 公开(公告)日: | 2020-03-31 |
发明(设计)人: | K·L·阿库迪亚;J·A·谢弗;B·班迪达 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H03L7/091 | 分类号: | H03L7/091;H03L7/093 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张曦 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在一个实施例中,一种锁相环(PLL)包括:压控振荡器(VCO);分频器,被配置为对VCO的输出信号进行分频以产生反馈信号;以及相位检测电路,被配置为检测参考信号与反馈信号之间的相位差,并且基于检测的相位差生成输出信号。该PLL还包括:比例电路,被配置为基于相位检测电路的输出信号生成控制电压,其中控制电压调谐VCO的第一电容以提供相位校正。该PLL进一步包括:积分电路,被配置为将控制电压转换为数字信号,对数字信号进行积分,并基于积分后的数字信号来调谐VCO的第二电容以提供频率跟踪。 | ||
搜索关键词: | 锁相环 pll 架构 | ||
【主权项】:
一种锁相环(PLL),包括:压控振荡器(VCO);分频器,被配置为对所述VCO的输出信号进行分频以产生反馈信号;相位检测电路,被配置为检测参考信号与所述反馈信号之间的相位差,并且基于检测的所述相位差生成输出信号;比例电路,被配置为基于所述相位检测电路的所述输出信号生成控制电压,其中所述控制电压调谐所述VCO的第一电容以提供相位校正;以及积分电路,被配置为将所述控制电压转换为数字信号,对所述数字信号进行积分,并且基于积分后的所述数字信号来调谐所述VCO的第二电容以提供频率跟踪。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201680014381.6/,转载请声明来源钻瓜专利网。
- 上一篇:基于紧凑ReRAM的FPGA
- 下一篇:具有宽锁定范围的混合锁相环