[发明专利]差动输出电路

摘要

差动输出电路(1)，具备：输入晶体管(ML以及MR)，接受差动输入信号；n级的级联晶体管(n≥2)，与该输入晶体管进行级联连接；输出端子(OUTP以及OUTN)，与第n级的级联晶体管的漏极连接；中间电位生成电路(10)，将输出端子(OUTP)的电位与输出端子(OUTN)的电位的中间电位Vc1提供到第n级的级联晶体管的栅极；以及分压电路(11)，将中间电位Vc1被分压为(n－1)阶段的各个分压电位，按照从电位高到低的顺序，提供到第(n－1)级的级联晶体管的栅极至第1级的级联晶体管的栅极。

主权项

一种差动输出电路，具备：接受彼此反相的差动输入信号的第一输入晶体管以及第二输入晶体管；n级的第一级联晶体管，与所述第一输入晶体管进行级联连接；以及n级的第二级联晶体管，与所述第二输入晶体管进行级联连接，在将与所述第一输入晶体管的漏极连接的所述第一级联晶体管设为第1级的第一级联晶体管、将与所述第一输入晶体管连接的最远的所述第一级联晶体管设为第n级的第一级联晶体管、将与所述第二输入晶体管的漏极连接的所述第二级联晶体管设为第1级的第二级联晶体管、将与所述第二输入晶体管连接的最远的所述第二级联晶体管设为第n级的第二级联晶体管的情况下，所述第一级联晶体管的第k级的栅极与所述第二级联晶体管的第k级的栅极连接，所述差动输出电路，还具备：第一输出端子，与所述第n级的第一级联晶体管的漏极连接；第二输出端子，与所述第n级的第二级联晶体管的漏极连接；中间电位生成电路，将所述第一输出端子的电位与所述第二输出端子的电位的中间电位提供到所述第n级的第一级联晶体管的栅极以及所述第n级的第二级联晶体管的栅极；以及分压电路，将所述中间电位被分压为(n－1)阶段的各个分压电位，按照从电位高到低的顺序，提供到第(n－1)级的第一级联晶体管的栅极至所述第1级的第一级联晶体管的栅极，其中，n为2以上的自然数，k为1至n的全部。