[发明专利]随机并行微处理器

摘要

本发明的实施方式涉及随机型微处理器。该微处理器包括基本随机计算模块(1)，其能够接收两个随机的和独立的二进制输入信号(A、B)作为输入的，每一个输入信号代表两个相应给定的输入概率值的二进制编码，并且能够生成随机二进制输出信号(C)作为输出。该基本模块包括：可编程逻辑单元(2)，能够组合两个输入信号(A、B)以生成输出信号(C)；可寻址存储器(3)，能够存储由逻辑单元(2)生成的输出信号(C)编码的输出概率值；第一随机时钟(4)，能够产生第一时钟信号(CLK1)；第二随机时钟(5)，能够产生第二时钟信号(CLK2)。

主权项

一种微处理器，包括至少一个基本随机计算模块(1)，所述基本随机计算模块能够接收两个随机的和独立的二进制输入信号(A、B)作为输入，并且能够从两个输入信号(A、B)生成至少一个随机二进制输出信号(C)作为输出，所述两个随机的和独立的二进制输入信号中的每一个代表两个相应给定输入概率值的二进制编码，所述基本模块(1)包括：至少一个可编程逻辑单元(2)，能够根据至少一个确定的逻辑功能组合两个输入信号(A、B)以生成输出信号(C)，使得所述输出信号(C)表示作为所述给定输入概率值的函数的输出概率值的的二进制编码；至少一个可寻址存储器(3)，能够存储由所述逻辑单元(2)生成的输出信号(C)编码的输出概率值；至少一个第一随机时钟(4)，能够产生第一随机脉冲时钟信号(CLK1)以控制由所述逻辑单元(2)生成的输出信号(C)编码的输出概率值在所述存储器(3)中的写入速度；至少一个第二随机时钟(5)，能够产生第二随机脉冲时钟信号(CLK2)以控制所述存储器(3)的读取速度，以便在给定的时间窗口，提供存储在所述存储器(3)中的输出概率值的当前评估。