[发明专利]模数数据转换器和/或数模数据转换器的同步的方法

摘要

在一种数据处理结构中，包括：控制单元和将与公共参考时钟CLK的有效沿同步的转换器CNj；同步方法，其涉及将转换器布置到至少一个串行链中；以及通过将由控制单元发射的同步信号SYNC‑m传播到链中下一个转换器的同步输入IN来同步转换器的过程，所述信号在与时钟的有效沿再同步之后被每个转换器重新发送为输出OUT。每个转换器都包括同步配置寄存器REG，其包含至少一个极性参数Sel‑edgej，该极性参数设定参考时钟沿的极性，以可靠地检测在转换器的输入处接收的同步信号。相位参数Sel‑shiftj也能够使转换器的n个转换芯的采样时钟的相位同步，所述n个转换芯工作在通过将参考时钟CLK频率除以n获得的采样频率上。

主权项

1.一种用于将数字/模拟数据转换器和/或模拟/数字数据转换器与公共参考时钟CLK的有效沿同步的方法，其特征在于，所述转换器形成至少一个串行传输链，该传输链能够传输由转换器的控制单元(UC)发出的同步信号(SYNC‑m)，所述方法使得：‑链中1阶的转换器(CN1)具有连接至控制单元的同步控制输出(OUT‑sync)的同步输入(IN)；‑在链中高于1的j阶的每个转换器(CNj)都具有连接至链中j‑1阶的转换器(CNj‑1)的同步输出(OUT)的同步输入(IN)；所述同步方法的特征在于，将链的转换器与由控制单元激活的参考时钟的有效沿同步的过程包括以下步骤，所述步骤由控制单元进行控制：‑在每个转换器中对同步配置寄存器(REGj)进行初始化的步骤，所述同步配置寄存器(REGj)包括至少一个极性参数(Sel‑Edgej)，该极性参数(Sel‑Edgej)定义用于检测通过转换器的同步输入(IN)输入的信号的参考时钟(CLK)沿的极性作为参考时钟的有效沿的极性或相反极性；然后‑向控制单元的同步控制输出(SYNC‑out)发送同步信号(SYNC‑m)的步骤，该同步信号(SYNC‑m)为宽度至少等于一个参考时钟周期的脉冲；所述同步方法的特征也在于，链中的每个转换器都配置为执行以下步骤：‑a)在参考时钟CLK沿上检测通过同步输入(IN)输入的同步信号(SYNC_inj)的步骤，所述参考时钟CLK的沿具有由在转换器中配置的所述极性参数(Sel‑Edgej)的值定义的极性，以及‑b)将下一个参考时钟的有效沿与在步骤a)中检测的信号对准以提供与参考时钟的有效沿对准的同步信号，以及将所述信号(SYNC‑outj)应用于转换器的同步输出(OUT)的步骤。