[发明专利]具有基于沟槽模制的电磁干扰屏蔽的半导体封装在审

专利信息
申请号: 201680068156.0 申请日: 2016-11-22
公开(公告)号: CN108292645A 公开(公告)日: 2018-07-17
发明(设计)人: R·C·迪亚斯;E·J·李;J·D·黑普纳 申请(专利权)人: 英特尔公司
主分类号: H01L23/552 分类号: H01L23/552;H01L23/29;H01L23/31;H01L23/498;H01L25/075;H01L25/11
代理公司: 永新专利商标代理有限公司 72002 代理人: 林金朝;王英
地址: 美国加*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了具有电磁干扰(EMI)屏蔽的半导体封装及其制造方法。该半导体封装可以容纳单个电子部件或可以是系统级封装(SiP)实施方式。可以在半导体封装顶部并沿其周边提供EMI屏蔽。周边上的EMI屏蔽可以由设置于模制件的侧壁上的固化的导电油墨或固化的导电膏形成,所述模制件包封半导体封装上提供的电子部件。可以通过在利用固化模制件在原位形成的沟槽中填充导电油墨来形成EMI屏蔽的竖直部分,包括周边上的EMI屏蔽。EMI屏蔽的顶部部分可以另外是固化的导电油墨。
搜索关键词: 半导体封装 导电油墨 固化 电子部件 模制件 电磁干扰屏蔽 固化模制件 系统级封装 电磁干扰 原位形成 导电膏 包封 侧壁 模制 屏蔽 竖直 填充 容纳 制造
【主权项】:
1.一种微电子封装,包括:具有顶部衬底表面和衬底外周边的衬底,所述顶部衬底表面具有安装于其上的电子部件,并且所述顶部衬底表面具有导电迹线,所述导电迹线沿所述衬底外周边的至少部分设置;在所述顶部衬底表面之上提供的模制化合物,所述模制化合物具有底部模制表面、顶部模制表面以及大体上覆盖所述衬底外周边的模制侧壁;以及提供在所述模制侧壁上并覆盖所述顶部模制表面的环氧树脂,其中,所述环氧树脂包括导电颗粒,并且其中,覆盖所述顶部模制表面的所述环氧树脂和在所述模制侧壁上的环氧树脂电耦合。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201680068156.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top