[发明专利]用于向量位字段压缩和扩展的指令和逻辑在审
| 申请号： | 201680068244.0 | 申请日： | 2016-11-22 |
| 公开（公告）号： | CN108292218A | 公开（公告）日： | 2018-07-17 |
| 发明（设计）人： | E.奥尔德-艾哈迈德-瓦尔;T.威尔哈姆;R.瓦伦丁 | 申请（专利权）人： | 英特尔IP公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 徐予红;张金金 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器，包括用以执行用于元素阵列和打包位阵列之间的转换的指令的核。所述核包括逻辑，所述逻辑用以识别要由打包位阵列使用的一个或多个位字段长度；识别元素阵列的元素的宽度；以及同时对于元素阵列的元素且对于打包位阵列的位字段，基于元素阵列的元素的宽度和位字段长度来在元素阵列和打包位阵列之间进行转换。 | ||
| 搜索关键词： | 元素阵列 打包 字段 指令 字段压缩 转换 个位 处理器 向量 | ||
【主权项】：
1.一种处理器，包括：前端，用以接收用于元素阵列和打包位阵列之间的转换的指令；解码器，用以解码所述指令；核，包括用以执行所述指令，所述核包括：第一逻辑，用以识别要由所述打包位阵列使用的一个或多个位字段长度；第二逻辑，用以识别所述元素阵列的元素的宽度；以及第三逻辑，用以同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，基于元素的所述宽度和所述位字段长度来在所述元素阵列和所述打包位阵列之间进行转换；以及引退单元，用以引退所述指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔IP公司，未经英特尔IP公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680068244.0/，转载请声明来源钻瓜专利网。
- 上一篇：用于结构阵列的向量存储/加载指令
- 下一篇：浮点(FP)加法低指令功能单元
