[发明专利]PLDMOS器件及其制造方法有效
| 申请号： | 201710003959.4 | 申请日： | 2017-01-04 |
| 公开（公告）号： | CN106601819B | 公开（公告）日： | 2019-06-11 |
| 发明（设计）人： | 段文婷 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种PLDMOS器件，包括：N型外延层，P阱，栅介质层，多晶硅栅，源区和漏区，沟道区由N型外延层叠加N型离子注入杂质形成，通过N型离子注入杂质提高沟道区的N型掺杂浓度并从而抑制源漏穿通；在沟道区表面形成有P型离子注入杂质，通过P型离子注入杂质抵消N型离子注入杂质对沟道区的表面的影响，从而使器件的阈值电压向由N型外延层的本体掺杂浓度决定的初始阈值电压恢复。本发明还公开了一种PLDMOS器件的制造方法。本发明能抑制器件的源漏穿通同时不影响器件的阈值电压，能使器件适用于更小的沟道长度。 | ||
| 搜索关键词： | pldmos 器件 及其 制造 方法 | ||
【主权项】：
1.一种PLDMOS器件，其特征在于，包括：N型外延层；P阱，形成于所述N型外延层的选定区域中，所述P阱作为漂移区；在所述P阱区域的所述N型外延层表面有场氧化层，令该场氧化层为第一场氧化层；沟道区由所述N型外延层叠加N型离子注入杂质形成，通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通；在所述沟道区表面形成有P型离子注入杂质，通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响，从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复；多晶硅栅，所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上；所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层；源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成；漏区由形成于所述P阱表面且和所述第一场氧化层第二侧自对准的P+区组成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710003959.4/，转载请声明来源钻瓜专利网。
- 上一篇：OLED显示面板及其制备方法、显示装置
- 下一篇：半导体器件及其制造方法
- 同类专利
- 专利分类
