[发明专利]高性能低开销的双节点翻转在线自恢复锁存器

摘要

本发明公开了一种高性能低开销的双节点翻转在线自恢复锁存器，通过八组相互反馈的C单元构建高可靠性数据存储反馈环，不但能够对双节点翻转进行完全容忍，而且能够实现对双节点翻转的在线自恢复，具有高可靠特性。本发明分别使用较少的晶体管数目、时钟门控技术和高速通路技术，降低面积开销、功耗开销，提高电路性能，具有高性能低开销特性。本发明适用于高可靠性的集成电路与系统，可广泛应用于航天航空等对锁存器开销及可靠性要求较高的需求领域。

主权项

高性能低开销的双节点翻转在线自恢复锁存器，其特征在于：包括四个传输门、八个C单元；所述的四个传输门依次为第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）；所述的八个C单元依次为第一C单元（CE1）、第二钟控C单元（CE2‑CG）、第三C单元（CE3）、第四钟控C单元（CE4‑CG）、第五C单元（CE5）、第六钟控C单元（CE6‑CG）、第七C单元（CE7）、第八钟控C单元（CE8‑CG）；每个C单元电路内均含有第一信号输入端、第二信号输入端和信号输出端；每个钟控C单元电路内均含有第一信号输入端、第二信号输入端、时钟信号输入端、反相时钟信号输入端和信号输出端；其中，第一传输门（TG1）的信号输入端为本锁存器的数据输入端，第一传输门（TG1）的信号输出端分别与第一C单元（CE1）的第二信号输入端、第四钟控C单元（CE4‑CG）的输出端、第五C单元（CE5）的第一信号输入端相连接；第二传输门（TG2）的信号输入端为本锁存器的数据输入端，第二传输门（TG2）的信号输出端分别与第三C单元（CE3）的第二信号输入端、第六钟控C单元（CE6‑CG）的信号输出端、第七C单元（CE7）的第一信号输入端相连接；第三传输门（TG3）的信号输入端为本锁存器的数据输入端，第三传输门（TG3）的信号输出端分别与第五C单元（CE5）的第二信号输入端、第八钟控C单元（CE8‑CG）的信号输出端、第一C单元（CE1）的第一信号输入端相连接；第四传输门（TG4）的信号输入端为本锁存器的数据输入端，第四传输门（TG4）的信号输出端分别与第七C单元（CE7）的第二信号输入端、第二钟控C单元（CE2‑CG）的信号输出端、第三C单元（CE3）的第一信号输入端相连接；第一C单元（CE1）的信号输出端分别与第二钟控C单元（CE2‑CG）的第二信号输入端、第六钟控C单元（CE6‑CG）的第一信号输入端相连接；第二钟控C单元（CE2‑CG）的信号输出端分别与第三C单元（CE3）的第一信号输入端、第七C单元（CE7）的第二信号输入端相连接；第三C单元（CE3）的信号输出端分别与第四钟控C单元（CE4‑CG）的第二信号输入端、第八钟控C单元（CE8‑CG）的第一信号输入端相连接；第四钟控C单元（CE4‑CG）的信号输出端分别与第五C单元（CE5）的第一信号输入端、第一C单元（CE1）的第二信号输入端相连接；第五C单元（CE5）的信号输出端分别与第六钟控C单元（CE6‑CG）的第二信号输入端、第二钟控C单元（CE2‑CG）的第一信号输入端相连接；第六钟控C单元（CE6‑CG）的信号输出端分别与第七C单元（CE7）的第一信号输入端、第三C单元（CE3）的第二信号输入端相连接；第七C单元（CE7）的信号输出端分别与第八钟控C单元（CE8‑CG）的第二信号输入端、第四钟控C单元（CE4‑CG）的第一信号输入端相连接；第八钟控C单元（CE8‑CG）的信号输出端分别与第一C单元（CE1）的第一信号输入端、第五C单元（CE5）的第二信号输入端相连接；第八钟控C单元（CE8‑CG）的信号输出端为本锁存器的数据输出端；所述的第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）具有相同的时钟,所述的第二钟控C单元（CE2‑CG）、第四钟控C单元（CE4‑CG）、第六钟控C单元（CE6‑CG）、第八钟控C单元（CE8‑CG）具有相同的时钟。