[发明专利]用于多重图案化技术的设计规则检查的方法和系统有效
| 申请号： | 201710023966.0 | 申请日： | 2017-01-13 |
| 公开（公告）号： | CN107145618B | 公开（公告）日： | 2021-02-26 |
| 发明（设计）人： | 徐孟楷;侯元德;陈文豪 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398;G06F119/18 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例公开了一种用于多重图案化技术的设计规则检查的方法，包括：确定是否存在表示集成电路(IC)的布局的多重图案化的图案的至少五个邻近的图案中的任意两个之间的每一个间隔都小于阈值间隔的冲突图形；以及如果存在冲突图形，则修改多重图案化的图案以排除由冲突图形表示的图案，以用于IC的制造。本发明的实施例还公开了一种用于多重图案化技术的设计规则检查的系统。 | ||
| 搜索关键词： | 用于 多重 图案 技术 设计 规则 检查 方法 系统 | ||
【主权项】：
一种用于多重图案化技术的设计规则检查的方法，包括：确定是否存在表示集成电路(IC)的布局的多重图案化的图案的至少五个邻近的图案中的任意两个之间的每一个间隔都小于阈值间隔的冲突图形；以及如果存在所述冲突图形，则修改所述多重图案化的图案以排除由所述冲突图形表示的图案，以用于所述集成电路的制造。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710023966.0/，转载请声明来源钻瓜专利网。
