[发明专利]一种快速模乘和模平方电路及其实现方法

摘要

本发明公开了一种快速模乘和模平方电路及其实现方法，该电路由一组m位的左移三位移位寄存器QU，三组m位的二输入与门阵列AND1、AND2、AND3，四组全加器阵列FA1、FA2、FA3、FA4，m+4位的结果寄存器Q和一个32×m位的ROM单元组成，能对够对m位的二进制大数进行乘法或平方的同时对大素数P进行模约减，在每一个时钟周期内处理3位，经过m/3+2个时钟周期就能得到模乘和模平方的结果，若m不是3的倍数可以通过对其高位补0直至其为3的倍数。

主权项

1.一种快速模乘和模平方电路，其特征在于，包括：一组m位的左移三位移位寄存器QU，三组m位的二输入与门阵列AND1、AND2、AND3，四组全加器阵列FA1、FA2、FA3、FA4，m+4位的结果寄存器Q和一个32×m位的ROM单元；其中，m位的左移三位移位寄存器QU，用于存放乘数，并将其第m位命名为U2，第m‑1位命名成U1，第m‑2位命名成U0；二输入与门阵AND1输入端为U2与被乘数N左移2位的结果；二输入与门阵AND2输入端为U1与被乘数N左移1位的结果；二输入与门阵AND3输入端为U0与被乘数N；ROM单元，用于存放素数P的补码Pb的特定倍数，其输出端口设为X；ROM单元的4位地址线Adder从高到低为{Q[m+4],Q[m+3],Q[m+2],Q[m+1]}，特定倍数是指4位地址线Adder与素数P的补码Pb的乘积；全加器阵列，用于产生部分积，其中全加器阵列FA1的两个输入分别为与门阵列AND1的输出端和与门阵列AND2的输出端，全加器阵列FA2的输入端分别为与门阵列AND3的输出端和ROM的输出端X，全加器阵列FA3的输入端分别为全加器阵列FA1和FA2的和端口，全加器阵列FA4的输入端为结果寄存器Q左移三位的结果与全加器阵列FA3的和端口；m+4位的结果寄存器Q，用于存放运算过程中的部分积和最终的结果，其输入与全加器阵列FA4的和端口相连，其高四位输出连接到ROM的地址位，低m位通过左移三位连接到全加器阵列FA4的加数端口。