[发明专利]具有纠错码的存储器架构以及其操作方法

摘要

具有纠错码的存储器架构以及其操作方法。该架构用于在存储器装置中操作纠错码，包括控制电路及纠错码(ECC)电路。该纠错码电路与该控制电路耦接。该控制电路接收字节的第一数据，以将该数据反相成为反相数据。该纠错码电路接收该反相数据，以进行加密或解密以及输出第二数据。

主权项

一种具有纠错码功能的存储器架构，该存储器架构包括：记忆胞阵列，用以存储多个位的数据；纠错码ECC电路，用以对具有纠错码的通过数据加密或解密；第一控制电路，连接于该ECC电路与该记忆胞阵列之间；以及第二控制电路，连接于该ECC电路与数据输入/输出I/O端之间，其中当该I/O端的输入数据要被写入到该记忆胞阵列时，该第二控制电路在该输入数据进入该ECC电路进行加密之前对该输入数据反相，以及该第一控制电路对该ECC电路的输出反相，而写入到该记忆胞阵列，其中当该记忆胞阵列的输出数据要被读出时，该输出数据在进入该ECC电路进行解密之前由该第一控制电路反相，以及该第二控制电路对该ECC电路的输出反相，而当作读出数据。