[发明专利]存在较慢扫描输出时实现较高扫描量的非隔行扫描操作有效
| 申请号： | 201710065794.3 | 申请日： | 2017-02-06 |
| 公开（公告）号： | CN107064784B | 公开（公告）日： | 2021-01-05 |
| 发明（设计）人： | M·S·卡沃萨;R·K·米塔尔 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 可遍及集成电路形成扫描链(304)，其中所述扫描链经由双向输入/输出I/O缓冲器(341到344)耦合到一组引脚。可使用并行操作的所述组I/O引脚及缓冲器从外部测试器接收测试图案。使用以第一速率操作的移位时钟将所述测试图案从解压缩逻辑(331)扫描到所述扫描链中。接着，将所述测试图案提供到耦合到所述扫描链的组合逻辑电路。在所述扫描链中捕获响应图案且接着使用以比所述第一速率慢的第二速率操作的移位时钟将所述响应图案从所述扫描链扫描到压缩逻辑(332)中。使用并行操作的所述相同组的I/O引脚和缓冲器(341到344)将所述响应图案提供到所述外部测试器。 | ||
| 搜索关键词： | 存在 扫描 输出 实现 隔行 操作 | ||
【主权项】：
一种测试集成电路的方法，所述方法包括：遍及所述集成电路形成扫描链；使用并行操作的一组输入/输出I/O引脚在所述集成电路上的测试端口处从外部测试器接收用于所述扫描链的测试图案；使用以第一速率操作的移位时钟将测试图案扫描到所述扫描链中；将所述测试图案提供到耦合到所述扫描链的组合逻辑电路；在所述扫描链中捕获来自所述组合逻辑的对所述测试图案的响应图案；使用以比所述第一速率慢的第二速率操作的移位时钟从所述扫描链扫描所述响应图案；及使用并行操作的所述相同组的I/O引脚将所述响应图案提供到所述外部测试器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710065794.3/，转载请声明来源钻瓜专利网。
