[发明专利]包含产生衬底的讯号失真的集成电路效能模型化

摘要

本发明涉及包含产生衬底的讯号失真的集成电路效能模型化。所揭示为用于模型化集成电路(IC)效能的具体实施例。在这些具体实施例中，进行寄生提取程序以产生网表，其不仅决定IC里的各种寄生现象，还决定IC里出现的衬底产生的讯号失真(例如：衬底产生的谐波讯号失真)。在此网表提取程序期间，分析IC的设计布局以识别将于网表中表示的寄生现象，并且亦识别所具输出讯号经受衬底产生讯号失真的任何电路元件。识别此类电路元件时，自模型库选择并于网表内并入讯号失真模型，其预先依经验判定并储存于模型库中、对应于所识别的电路元件、以及决定讯号失真。随后使用网表进行仿真以产生IC的效能模型。

主权项

1.一种用于模型化集成电路效能的方法，该方法包含：/n通过处理器自存储器访问半导体衬底上的集成电路的设计布局、及具有多个特定阶讯号失真模型的模型库；/n通过该处理器产生该集成电路的布局提取网表，该布局提取网表的产生包含：/n分析该设计布局以识别具输出处的电路元件，其中，在所述输出处的输出讯号因与该半导体衬底耦合或通过该半导体衬底而经受讯号失真，并进一步识别该集成电路内所述电路元件的对应层级；/n为了决定所述讯号失真，基于所述对应层级，自该模型库选择分别用于所述电路元件的讯号失真模型，其中，各特定讯号失真模型包括决定衬底产生讯号失真的特定示意表征，该衬底产生讯号失真出现在特定集成电路层级里特定电路元件的输出处，且其中，各特定讯号失真模型包括：/n代表该电路元件的第一电阻的第一电阻器；/n代表在该半导体衬底的部分中的反转电荷层的第二电阻的第二电阻器，其在该第一电阻器下面对准；及/n代表由该第一电阻器、该第二电阻器、及介于该第一电阻器与该第二电阻器间的绝缘体所呈现的电容的电容器；以及/n将所述讯号失真模型并入该布局提取网表；通过该处理器使用该布局提取网表进行仿真以产生该集成电路的效能模型；以及/n基于该效能模型通过该处理器判断该集成电路是否符合至少一个效能要求，/n其中，当该集成电路无法符合该效能要求时，该方法更包括修改该设计布局并重复下列程序：产生该布局提取网表、进行所述仿真、以及判断该集成电路是否符合该至少一个效能要求；以及/n其中，当该集成电路符合该至少一个效能要求时，该方法更包括发布该设计布局作为最终设计布局及根据该最终设计布局制造集成电路晶片。/n