[发明专利]半导体装置及其制造方法

摘要

本发明涉及一种半导体装置及其制造方法。实施方式的半导体装置包含第1半导体区域、积层体、多个柱状部、壁状的多个第1绝缘部及柱状的多个第2绝缘部。积层体设置在第1半导体区域上且包含交替地积层的多个绝缘体与多个电极层。柱状部设置在积层体内且沿积层体的积层方向延伸并包含半导体主体与电荷蓄积膜，半导体主体与第1半导体区域相接。第1绝缘部设置在积层体内并沿积层方向及与积层方向交叉的第1方向延伸且与第1半导体区域相接。第2绝缘部设置在积层体内且沿积层方向延伸并与第1半导体区域相接。第2绝缘部的沿着与第1方向在平面内交叉的第2方向的宽度比第1绝缘部的沿着第2方向的宽度宽。第2绝缘部俯视观察时配置成错位格子状。

主权项

一种半导体装置，其特征在于具备：第1导电型的第1半导体区域；积层体，设置在所述第1半导体区域上，且所述积层体包含交替地积层的多个绝缘体与多个电极层；多个柱状部，设置在所述积层体内，所述柱状部沿所述积层体的积层方向延伸，所述柱状部包含半导体主体与电荷蓄积膜，所述半导体主体与所述第1半导体区域相接，且电荷蓄积膜包含电荷蓄积部；壁状的多个第1绝缘部，设置在所述积层体内，所述第1绝缘部沿所述积层方向及与所述积层方向交叉的第1方向延伸，且所述第1绝缘部与所述第1半导体区域相接；以及柱状的多个第2绝缘部，设置在所述积层体内，所述第2绝缘部沿所述积层方向延伸，所述第2绝缘部与所述第1半导体区域相接，所述第2绝缘部的沿着与所述第1方向在平面内交叉的第2方向的宽度比所述第1绝缘部的沿着所述第2方向的宽度宽，且所述第2绝缘部俯视观察时配置成错位格子状。