[发明专利]一种避免栅极多晶硅刻蚀凹痕缺陷的方法有效
| 申请号： | 201710078923.2 | 申请日： | 2017-02-14 |
| 公开（公告）号： | CN106653597B | 公开（公告）日： | 2019-09-17 |
| 发明（设计）人： | 曹子贵 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/3213 | 分类号： | H01L21/3213 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种避免栅极多晶硅刻蚀凹痕缺陷的方法，包括：第一步骤：在多晶硅层上形成第一硬掩膜组分层，其中第一硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的一个组成部分，而且第一硬掩膜组分层具有第一厚度；第二步骤：在所述第一层上形成第二硬掩膜组分层，其中第二硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的另一个组成部分，而且第二硬掩膜组分层具有第二厚度，其中根据第一厚度来设置第二厚度。在根据本发明的避免栅极多晶硅刻蚀凹痕缺陷的方法中，通过根据多晶硅层上的硬掩膜中的氧化物层的厚度来动态调节多晶硅层上的硬掩膜中的第二层的厚度，可以在无需进行工艺操作改变的情况下有效地避免栅极多晶硅刻蚀凹痕缺陷。 | ||
| 搜索关键词： | 一种 避免 栅极 多晶 刻蚀 凹痕 缺陷 方法 | ||
【主权项】：
1.一种避免栅极多晶硅刻蚀凹痕缺陷的方法，其特征在于包括：第一步骤：在多晶硅层上形成第一硬掩膜组分层，其中第一硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的一个组成部分，而且第一硬掩膜组分层具有第一厚度；第二步骤：在所述第一硬掩膜组分层上形成第二硬掩膜组分层，其中第二硬掩膜组分层是用于刻蚀多晶硅层的硬掩膜的另一个组成部分，而且第二硬掩膜组分层具有第二厚度，其中根据第一厚度来设置第二厚度，使得第一厚度和第二厚度的厚度之和等于预定数值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710078923.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种刨冰机
- 下一篇：带后门体的新型冰淇淋打球柜
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
