[发明专利]一种基于FPGA的多通道AD信号的幅度差、相位差检测方法

摘要

本发明公开了一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，包括如下步骤：使用AD采集芯片采集多路信号，得到每一路信号的同步时钟与数据；分为I、Q两路，采用半带滤波器进行降采样率及滤波，将采样率降低到1KHz，并存FIFO，用于跨时钟域数据处理；读取出FIFO中的每路AD检测信号和参考基准信号并相除，得到新的多路信号；再分I、Q两路对新的多路信号进行FIR滤波，并存FIFO；当I、Q两路的FIFO都为非空时，取出I、Q两路中的数据，分别进行FFT和求反正切，得到每路AD检测信号与参考基准信号的幅度差和相位差。本发明解决了高集成度下因器件的PCB布局引起的设计局限、因低功耗要求下器件本身功耗引起的设计局限等技术问题，而且不会引起幅相不平衡。

主权项

1.一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，其特征在于，包括如下步骤：步骤一：使用AD采集芯片采集多路信号，得到每一路信号的同步时钟与数据，并选择一路信号作为参考基准信号，剩余的每一路信号均分别作为AD检测信号；步骤二：分为I、Q两路，采用半带滤波器进行降采样率及滤波，分别将AD检测信号和参考基准信号的采样率降低到1KHz，并存FIFO，用于跨时钟域数据处理；步骤三：以参考基准信号的同步时钟作为每路AD检测信号和参考基准信号读取FIFO的时钟，同时读取出FIFO中的每路AD检测信号和参考基准信号；步骤四：将每路AD检测信号均同时独立和参考基准信号相除，得到新的多路信号；步骤五：再分I、Q两路对新的多路信号分别进行FIR滤波，得到滤波后信号，并存FIFO；步骤六：当I、Q两路的FIFO都为非空时，取出I、Q两路中的数据，A).取出的I、Q两路数据均进行FFT，求出零频信号功率，得到每路AD检测信号与参考基准信号的幅度差；B).对I、Q两路数据为非空时的比值求反正切，得到每路AD检测信号与参考基准信号的相位差，具体的相位差Θ＝arctan(α)，α＝FIFO_a_data/FIFO_b_data，其中arctan()表示反正切函数，α表示I、Q两路数据为非空时的比值求反正切，FIFO_a_data、FIFO_b_data分别表示当I、Q两路的FIFO都为非空时的数据。