[发明专利]基于电容充放电结构的串行PWM信号解码电路及方法

摘要

本发明提供了一种基于电容充放电结构的串行PWM信号解码电路，包括：时序逻辑产生电路，输入端接收PWM差分信号，并产生时序逻辑信号；至少两个电容充放电解码模块，输入端分别与时序逻辑产生电路的输出端连接，根据时序逻辑信号进行充放电；解码过程中电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM，在充放电结束后充放电节点的电压为V_C，通过判断二者的电压差极性识别PWM信号从而解码。本发明还提供了一种基于电容充放电结构的串行PWM信号解码方法。本发明结构简单，无需同步码流，避免了复杂的CDR及过采样结构的使用，实现了不同速率下的PWM信号解码，提高了信号传输效率降低了功耗。

主权项

1.一种基于电容充放电结构的串行PWM信号解码电路，其特征在于，包括：时序逻辑产生电路，其输入端接收PWM差分信号，并根据输入的PWM差分信号产生时序逻辑信号；至少两个电容充放电解码模块，其输入端分别与所述时序逻辑产生电路的输出端连接，接收该时序逻辑产生电路发送的时序逻辑信号，并根据该时序逻辑信号进行充放电；其中，解码过程中所述电容充放电解码模块的充放电电容在充放电之前的电压为共模电压VCM，在充放电结束后充放电节点的电压为V_C，通过判断二者的电压差极性识别PWM信号从而解码；其中，所述电容充放电解码模块，包括：充放电电容C₀，其充放电节点C与共模电压VCM输入端通过复位开关SWR连接；电流源I_ch，其串联充电开关SWP用于对充放电电容C₀进行充电；电流源I_dis，其串联放电开关SWN用于对充放电电容C₀进行放电；比较器，其正输入端与所述充放电电容C₀的充放电节点C相连，其负输入端与所述共模电压输入端VCM连接，用于判断电压V_C与共模电压VCM的电压差极性；寄存器，其数据输入端口D与所述比较器的输出端连接，其数据输出端口Q与所述电容充放电解码模块的数据输出端DATA相连，其时钟端口clk与所述电容充放电解码模块的端口SA相连，用于存储解码结果；所述至少两个电容充放电解码模块在时序逻辑产生电路的控制下交替工作，实现串行PWM信号的连续解码；该充放电电容的充放电节点的电压V_C与共模电压VCM的电压差在不同数据率下保持一致，即满足以下关系式：其中，UI为1bit数据时间长度，I₀为充放电电流，C₀为充放电电容的电容，const为常数。