[发明专利]一种处理器内核结构在审
| 申请号： | 201710189831.1 | 申请日： | 2017-03-27 |
| 公开（公告）号： | CN108664272A | 公开（公告）日： | 2018-10-16 |
| 发明（设计）人： | 丁晓兵;朱少华;丁丁 | 申请（专利权）人： | 上海芯旺微电子技术有限公司 |
| 主分类号： | G06F9/305 | 分类号： | G06F9/305;G06F9/38;G06F9/30 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张振军;吴敏 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种处理器内核结构，包括：数据总线组、至少一个累加器、以及逻辑运算单元；每个所述累加器均包括至少两个第一通用寄存器，每一所述第一通用寄存器的位数相同；所述累加器经由所述数据总线组连接至所述逻辑运算单元的输入端；其中，所述数据总线组包括多个第一数据总线，所述第一数据总线的数量与每个所述累加器中的所述第一通用寄存器的数量相等，每个所述第一数据总线的位数与所述第一通用寄存器的位数相同，所述累加器中的每个所述第一通用寄存器连接至对应的所述第一数据总线。本发明中的处理器内核结构的效率更高。 | ||
| 搜索关键词： | 通用寄存器 累加器 第一数据 总线 处理器内核 数据总线组 逻辑运算单元 数量相等 输入端 | ||
【主权项】：
1.一种处理器内核结构，其特征在于，包括：数据总线组、至少一个累加器、以及逻辑运算单元；每个所述累加器均包括至少两个第一通用寄存器，每一所述第一通用寄存器的位数相同；所述累加器经由所述数据总线组连接至所述逻辑运算单元的输入端；其中，所述数据总线组包括多个第一数据总线，所述第一数据总线的数量与每个所述累加器中的所述第一通用寄存器的数量相等，每个所述第一数据总线的位数与所述第一通用寄存器的位数相同，所述累加器中的每个所述第一通用寄存器连接至对应的所述第一数据总线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海芯旺微电子技术有限公司，未经上海芯旺微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710189831.1/，转载请声明来源钻瓜专利网。
- 上一篇：指令处理方法及装置
- 下一篇：一种解决多个软件访问硬件资源冲突的方法及设备
