[发明专利]用于在高性能集成电路中集成锗的方法在审
| 申请号： | 201710201746.2 | 申请日： | 2017-03-30 |
| 公开（公告）号： | CN107452683A | 公开（公告）日： | 2017-12-08 |
| 发明（设计）人： | 保罗·雷蒙德·贝塞尔;索斯藤·利尔 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L29/10 |
| 代理公司： | 上海胜康律师事务所31263 | 代理人： | 李献忠,张静 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及在高性能集成电路中集成锗的方法。一种用于制造集成电路的方法包括a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中NMOSFET和PMOSFET的沟道区包括锗；b)沉积并图案化掩模层以掩蔽PMOSFET的沟道区而不掩蔽NMOSFET的沟道区；c)钝化所述衬底的暴露表面；d)去除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积金属接触层。 | ||
| 搜索关键词： | 用于 性能 集成电路 集成 方法 | ||
【主权项】：
一种用于制造集成电路的方法，其包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟道区包括锗；b)沉积并图案化掩模层以掩蔽所述PMOSFET的所述沟道区而不掩蔽所述NMOSFET的所述沟道区；c)钝化所述衬底的暴露表面；d)去除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积金属接触层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710201746.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
