[发明专利]用于存储器的时序测量的本地时钟信号产生电路有效
| 申请号： | 201710205971.3 | 申请日： | 2017-03-31 |
| 公开（公告）号： | CN107068192B | 公开（公告）日： | 2020-02-07 |
| 发明（设计）人： | 钱一骏 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12 |
| 代理公司： | 31211 上海浦一知识产权代理有限公司 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于存储器的时序测量的本地时钟信号产生电路，采用了3条独立的缓冲器串联电路，每条缓冲器串联电路分别用于提供时钟信号CLKI、CLKM和CLKO中的一个，每条缓冲器串联电路的各缓冲器的输出端仅设置一个时钟输出端。本发明能够减少各缓冲器输出端的负载，从而能减少单级缓冲器的延时，从而能提高测试精度；还能够减少电路规模，从而减少版图面积。 | ||
| 搜索关键词： | 用于 存储器 时序 测量 本地 时钟 信号 产生 电路 | ||
【主权项】：
1.一种用于存储器的时序测量的本地时钟信号产生电路，其特征在于，包括：第一缓冲器串联电路、第二缓冲器串联电路和第三缓冲器串联电路；/n所述第一缓冲器串联电路由多位缓冲器串联而成，所述第一缓冲器串联电路的第一位缓冲器的输入端连接外部输入时钟信号，各所述第一缓冲器串联电路的各位缓冲器的输出端都设定一个时钟输出端且输出一位第一延时时钟信号；/n所述第二缓冲器串联电路由多位缓冲器串联而成，所述第二缓冲器串联电路的第一位缓冲器的输入端连接所述第一缓冲器串联电路的最末位缓冲器的输出端，各所述第二缓冲器串联电路的各位缓冲器的输出端都设定一个时钟输出端且输出一位第二延时时钟信号；/n所述第三缓冲器串联电路由多位缓冲器串联而成，所述第三缓冲器串联电路的第一位缓冲器的输入端连接所述第二缓冲器串联电路的最末位缓冲器的输出端，各所述第三缓冲器串联电路的各位缓冲器的输出端都设定一个时钟输出端且输出一位第三延时时钟信号；/n第一数据选择电路从各位所述第一延时时钟信号中选择一位所述第一延时时钟信号作为第一本地时钟信号；/n第二数据选择电路从各位所述第二延时时钟信号中选择一位所述第二延时时钟信号作为第二本地时钟信号；/n第三数据选择电路从各位所述第三延时时钟信号中选择一位所述第三延时时钟信号作为第三本地时钟信号；/n所述第一本地时钟信号和所述第二本地时钟信号中的一个作为存储器进行时序测量时所需的输入数据采样时钟信号，所述第一本地时钟信号和所述第二本地时钟信号中的另一个作为存储器进行时序测量时所需的存储器端时钟信号，所述第三本地时钟信号作为存储器进行时序测量时所需的输出数据采样时钟信号；/n所述第一缓冲器串联电路、所述第二缓冲器串联电路和所述第三缓冲器串联电路的各位缓冲器的延时相同，通过使各位所述缓冲器的输出端仅设定一个时钟输出端来降低各位所述缓冲器的负载，从而降低各位所述缓冲器的延时。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710205971.3/，转载请声明来源钻瓜专利网。
- 上一篇：非易失性存储器装置和非易失性存储器装置的编程方法
- 下一篇：集成的熔盐反应堆
