[发明专利]双槽UMOSFET器件有效
| 申请号： | 201710208837.9 | 申请日： | 2017-03-31 |
| 公开（公告）号： | CN106876471B | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | 汤晓燕;陈辉;宋庆文;张艺蒙;张玉明 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/04 |
| 代理公司： | 61230 西安嘉思特知识产权代理事务所(普通合伙) | 代理人： | 闫家伟 |
| 地址： | 710000 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种双槽UMOSFET器件。该器件包括衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于衬底区(1)的上表面；栅极，设置于漂移区(2)、外延层(3)及源区(4)内部并位于双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于漂移区(2)内并位于栅极下方；源极(10)，设置于漂移区(2)、外延层(3)及源区层(4)内部并位于双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于漂移区(2)内并位于源极(10)下方；漏极(11)，设置于衬底区(1)下表面。本发明通过在源极与漂移区及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。 | ||
| 搜索关键词： | 双槽 umosfet 器件 | ||
【主权项】：
1.一种双槽UMOSFET器件，其特征在于，包括：/n衬底区(1)；/n漂移区(2)、外延层(3)、源区(4)，依次层叠于所述衬底区(1)的上表面；/n栅极，设置于所述漂移区(2)、所述外延层(3)及所述源区(4)内部并位于所述双槽UMOSFET器件的中间位置处；/n栅介质保护区(5)，设置于所述漂移区(2)内并位于所述栅极下方；/n源极(10)，设置于所述漂移区(2)、所述外延层(3)及所述源区层(4)内部并位于所述双槽UMOSFET器件的靠近两侧位置处，且所述源极(10)的深度大于所述栅极的深度，所述源极(10)与所述漂移区(2)和所述外延层(3)之间的界面为肖特基接触，其余为欧姆接触；/n源槽拐角保护区(6)，设置于所述漂移区(2)内并位于所述源极(10)下方；/n漏极(11)，设置于所述衬底区(1)下表面。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710208837.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
