[发明专利]模拟多端口方法及模拟多端口记忆体有效

专利信息
申请号: 201710241316.3 申请日: 2017-04-13
公开(公告)号: CN107123438B 公开(公告)日: 2020-05-08
发明(设计)人: 林兴武 申请(专利权)人: 建荣半导体(深圳)有限公司
主分类号: G11C8/08 分类号: G11C8/08;G11C8/10;G11C8/16
代理公司: 深圳市六加知识产权代理有限公司 44372 代理人: 宋建平
地址: 518000 广东省深圳市宝安区新安*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提供模拟多端口方法及其记忆体。所述记忆体包括:数据输入输出端口、记忆体控制器、读写模块、行解码模块、N个存储区块,导通信号引导系统以及交换网。所述行解码模块包括行解码器1至行解码器Q的Q个行解码器;所述行解码器与第n存储区块的对应的地址线连接;所述行解码模块在所述记忆体控制器的配置下,令对应的行解码器输出导通信号,所述导通信号输出至所述第n存储区块的地址线;所述导通信号引导系统用于将所述导通信号引导至除第n存储区块外,其余各个存储区块对应的地址线。所述交换网通过所述读写模块与N个存储区块连接,根据预定规则匹配所述存储区块及数据输入输出端口。
搜索关键词: 模拟 多端 方法 记忆体
【主权项】:
一种模拟多端口记忆体,包括:数据输入输出端口、记忆体控制器、读写模块以及行解码模块,其特征在于,还包括:第1存储区块至第N存储区块,所述存储区块为P列Q行的存储单元阵列;每个存储区块中同一行的存储单元的选择线连接到同一个地址线上,每个存储区块有Q个地址线,N、P和Q为均正整数;所述行解码模块包括行解码器1至行解码器Q的Q个行解码器;所述行解码模块与第n存储区块的对应的地址线连接;所述行解码模块在所述记忆体控制器的配置下,令对应行解码器输出导通信号导通所述第n存储区块的地址线;n为1‑N之间的正整数;导通信号引导系统,所述导通信号引导系统用于将所述导通信号引导至除第n存储区块外,其余各个存储区块对应的地址线;交换网,所述交换网通过所述读写模块与N个存储区块连接,根据预定的交换规则匹配所述存储区块及数据输入输出端口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于建荣半导体(深圳)有限公司,未经建荣半导体(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710241316.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top