[发明专利]P沟道DEMOS装置

摘要

本发明提供一种p沟道漏极延伸金属氧化物半导体DEPMOS装置(100)，其包含经掺杂表面层(115)、在所述经掺杂表面层内界定n阱长度及宽度方向的至少一个n阱指形件(1201)。第一p阱(125a)位于所述n阱指形件的一侧上、包含p+源极(126)，且第二p阱(125b)位于所述n阱指形件的相对侧上、包含p+漏极(136)。栅极堆叠界定所述n阱指形件的在所述源极(126)与漏极(136)之间的沟道区域(120a)。场电介质层(111)位于所述经掺杂表面层的一部分上，所述部分界定有源区边界、包含第一有源区(140)，所述第一有源区(140)具有包含沿着所述宽度方向的第一有源区边界(WD边界)(140a1)的第一有源区边界(140a)。所述n阱指形件包含位于所述WD边界(140a1)的一部分上方的掺杂降低指形件边缘区域(160)。

主权项

一种制作具有p沟道漏极延伸金属氧化物半导体DEPMOS装置的集成电路IC的方法，其包括：提供上面具有经掺杂表面层的衬底；在包含沟道区域的所述经掺杂表面层内形成至少一个n阱指形件，所述至少一个n阱指形件界定n阱长度方向及n阱宽度方向、具有n阱掺杂；在所述n阱指形件的一侧上形成第一p阱且在所述n阱指形件的相对侧上形成第二p阱；在其中具有所述沟道区域的所述经掺杂表面层的一部分上形成场电介质层，所述部分界定有源区边界、包含第一有源区，所述第一有源区具有包含沿着所述宽度方向的第一有源区边界(WD边界)的第一有源区边界；在所述沟道区域上方形成包含栅极电介质层及所述栅极电介质层上的经图案化栅极电极的栅极堆叠，及在所述第一p阱中形成p+源极且在所述第二p阱中形成p+漏极，其中所述方法包含掺杂降低指形件边缘区域处理，所述掺杂降低指形件边缘区域处理在所述n阱指形件内、包含在所述WD边界的一部分上方提供掺杂降低指形件边缘区域。