[发明专利]用于大整数运算的向量指令的装置和方法

摘要

本申请公开了用于大整数运算的向量指令的装置和方法。描述了一种装置，该装置包括具有指令执行流水线的半导体芯片，该指令执行流水线具有带有各自的逻辑电路的一个或多个执行单元，用于：a)执行第一指令，该第一指令将第一输入操作数与第二输入操作数相乘并给出结果的低部分，其中第一和第二输入操作数是第一和第二输入向量的相应元素；b)执行第二指令，该第二指令将第一输入操作数与第二输入操作数相乘并给出结果的高部分，其中第一和第二输入操作数是第一和第二输入向量的相应元素；以及c)执行加法指令，其中将加法指令的相加操作的进位项记录在掩码寄存器中。

主权项

一种计算机实现的系统，包括：用于通过处理器的解码器来解码第一指令、第二指令、第三指令、第四指令和第五指令的装置；用于通过所述处理器的与所述解码器耦合的执行单元来执行所述第一指令，以将第一输入操作数与第二输入操作数相乘并给出结果的低部分的装置，所述第一输入操作数表示乘数的第一数位，所述第二输入操作数表示被乘数的第一数位，所述第一和第二输入操作数是第一和第二输入向量的相应元素；用于通过所述处理器的所述执行单元来执行所述第二指令，以将所述第一输入操作数与所述第二输入操作数相乘并给出结果的高部分的装置；用于通过所述处理器的所述执行单元来执行所述第三指令，以将第一输入操作数与第三输入操作数相乘并给出结果的低部分的装置，所述第三输入操作数表示所述被乘数的与所述被乘数的所述第一数位相邻的数位；用于通过所述处理器的所述执行单元来执行所述第四指令，以将所述第一输入操作数与所述第三输入操作数相乘并给出结果的高部分的装置；以及用于通过所述处理器的所述执行单元来执行所述第五指令，以将所述高部分和低部分的经对齐的数位相加并在掩码寄存器中记录进位项的装置。