[发明专利]形成于全局隔离或局部隔离的衬底上的三维的锗基半导体器件

摘要

描述了形成在全局隔离或局部隔离的衬底上的三维的锗基半导体器件。例如，半导体器件包括半导体衬底。绝缘结构被设置在所述半导体衬底上方。三维含锗基体被设置在半导体释放层上，所述半导体释放层被设置在所述绝缘结构上。所述三维含锗基基体包括沟道区和在所述沟道区的任一侧上的源极区/漏极区。所述半导体释放层在所述源极区/漏极区下方，但不在所述沟道区下方。所述半导体释放层由与所述三维含锗基体的材料不同的半导体材料构成。栅极电极叠置体包围所述沟道区，其中，栅极电极叠置体的一部分被设置在所述绝缘结构上并横向相邻于所述半导体释放层。

主权项

一种制造集成电路结构的方法，所述方法包括：在设置于半导体衬底之上的半导体释放层上形成三维含锗半导体结构，所述半导体释放层包括不同于所述三维含锗半导体结构的半导体材料；通过直接在所述半导体释放层的下方形成一个或多个隔离基底而使所述三维含锗半导体结构与所述半导体衬底绝缘；并且随后去除所述半导体释放层的一部分；形成至少部分地包围所述三维含锗半导体结构的沟道区的栅极电极叠置体；以及形成导电的接触部对，所述接触部对中的一个接触部至少部分地包围所述三维含锗半导体结构的源极区，并且所述接触部对中的另一个接触部至少部分地包围所述三维含锗半导体结构的漏极区，其中，去除所述半导体释放层的所述一部分包括去除所述源极区和所述漏极区与所述半导体衬底之间的部分，并且其中，所述一个接触部包围所述源极区且所述另一个接触部包围所述漏极区。