[发明专利]一种高深径比孔洞的制备方法及结构有效
申请号: | 201710361221.5 | 申请日: | 2017-05-19 |
公开(公告)号: | CN107195620B | 公开(公告)日: | 2018-07-06 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64;H01L27/08 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 余明伟 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种高深径比孔洞的制备方法及结构,所述方法包括:在衬底上形成保形叠层,例如硼磷硅玻璃膜叠层;刻蚀所述保形叠层形成孔洞;其中,所述保形叠层至少包括两层具有不同掺杂浓度的保形层,位于底层的保形层中的三五族元素掺杂浓度要高于位于顶层的保形层。本发明利用保形叠层内的掺杂浓度差异改善了高深径比孔洞的形貌结构。对于半导体存储器件,本发明利用周边区的浓度变化的保形层的厚度范围与浓度范围得到了在特定电容孔深径比范围内的电容孔下开孔与上开孔的比值范围的特殊控制效果,从而可增加电容良率,改善DRAM电容结构。 | ||
搜索关键词: | 叠层 孔洞 保形层 保形 径比 电容 掺杂 制备 半导体存储器件 硼磷硅玻璃膜 电容结构 控制效果 浓度变化 浓度差异 形貌结构 上开孔 下开孔 周边区 族元素 顶层 衬底 刻蚀 孔深 良率 两层 | ||
【主权项】:
1.一种高深径比孔洞的制备方法,其特征在于,包括以下步骤:在衬底上形成保形叠层;及刻蚀所述保形叠层形成孔洞;其中,所述保形叠层包括底层硼磷硅玻璃膜和位于所述底层硼磷硅玻璃膜之上的顶层硼磷硅玻璃膜,所述底层硼磷硅玻璃膜中三五族元素的掺杂浓度高于所述顶层硼磷硅玻璃膜;所述底层硼磷硅玻璃膜中硼的掺杂浓度为2‑4wt%,磷的掺杂浓度为2‑5wt%;所述顶层硼磷硅玻璃膜中硼的掺杂浓度为1‑3wt%,磷的掺杂浓度为2‑4wt%;以在所述孔洞的深径比大于或等于10时,使所述孔洞的底部与顶部的孔直径比为60%‑100%。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710361221.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种自动化碳化硅除杂系统
- 下一篇:一种自动化碳化硅冶炼炉