[发明专利]在集成电路的互连部分中形成电中断的方法及集成电路在审
申请号: | 201710365524.4 | 申请日: | 2017-05-22 |
公开(公告)号: | CN108091577A | 公开(公告)日: | 2018-05-29 |
发明(设计)人: | C·里韦罗;P·弗纳拉;G·鲍顿;M·利萨特 | 申请(专利权)人: | 意法半导体(鲁塞)公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L23/488 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;董典红 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请涉及在集成电路的互连部分中形成电中断的方法及集成电路。提供一种集成电路,该集成电路包括互连部分(PITX),该互连部分包括:至少一个通孔层级(V1),该至少一个通孔层级位于下金属化层级(M1)与上金属化层级(M2)之间,该下金属化层级被绝缘包封层(C1)并且被金属化层级间绝缘层(C2)覆盖;以及至少一个电中断(CS3),该至少一个电中断位于该通孔层级的至少一个通孔(V11)与该下金属化层级的至少一个轨(P1)之间,该至少一个电中断包括附加绝缘层(CS3),该附加绝缘层具有与该金属化层级间绝缘层(C2)的构成完全相同的构成、位于该至少一个通孔(V11)与该至少一个轨(P1)之间并且被该包封层(C1)定界。 | ||
搜索关键词: | 层级 金属化 集成电路 电中断 绝缘层 通孔 互连 绝缘包封层 包封层 定界 覆盖 申请 | ||
【主权项】:
1.一种用于在至少一个通孔层级(V1)中形成至少一个电中断的方法,所述至少一个通孔层级位于集成电路的互连部分(PITX)的下金属化层级(M1)与上金属化层级(M2)之间,所述方法包括形成被绝缘包封层(C1)覆盖的所述下金属化层级(M1),在所述包封层的顶部上形成金属化层级间绝缘层(C2),在所述金属化层级间绝缘层(C2)内形成至少第一金属轨(P2)和至少第一通孔(V10),所述至少第一金属轨位于所述上金属化层级处,所述至少第一通孔与所述至少第一轨(P2)电接触并且穿过所述包封层(C1)与所述下金属化层级的至少第二金属轨(P1)电接触,以及在形成每个第一通孔(V10)以及所述上金属化层级的每个第一金属轨(P2)之后,在所述包封层的层级处形成所述至少一个电中断(CS3),所述至少一个电中断在所述通孔层级(Vn)的至少第二通孔(V11)与所述下金属化层级的至少第三轨(P1)之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710365524.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造