[发明专利]一种串行总线桥接方法及串行总线系统有效
| 申请号： | 201710404362.0 | 申请日： | 2017-06-01 |
| 公开（公告）号： | CN107301138B | 公开（公告）日： | 2019-05-17 |
| 发明（设计）人： | 李小军;孟庆晓;秦金昆 | 申请（专利权）人： | 深圳震有科技股份有限公司 |
| 主分类号： | G06F13/24 | 分类号： | G06F13/24;G06F13/38 |
| 代理公司： | 深圳市君胜知识产权代理事务所(普通合伙) 44268 | 代理人： | 王永文;唐敏 |
| 地址： | 518057 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种串行总线桥接方法及串行总线系统，所述方法包括：当主控器访问串行外设接口主机设备时，所述CPLD检测串行外设接口主机设备的CS和CLK信号；待检测到所述CS信号有效时，CPLD向主控器发送IRQ中断信号，以驱动所述主控器将待发送数据写入发送寄存器；在每次检测到上升沿时，将待发送数据逐一发送至串行外设接口主机设备；当待发送数据发送完毕后，向主控器发送IRQ中断信号，以驱动所述主控器将下一个待发送数据写入发送寄存器，并重复上述步骤直至检测到所述CS信号为无效。本发明通过CPLD转接实现了主设备与主设备之间的通讯，并且传输效率高以及可靠性稳定。 | ||
| 搜索关键词： | 一种 串行 总线 方法 系统 | ||
【主权项】：
1.一种串行总线桥接方法，应用于一可编程逻辑器件CPLD，其特征在于，其包括如下步骤：A、当主控器访问串行外设接口主机设备时，所述CPLD检测串行外设接口主机设备的CS和CLK信号；B、待检测到所述CS信号有效时，CPLD向主控器发送IRQ中断信号，以驱动所述主控器将待发送数据写入发送寄存器；C、在每次检测到上升沿时，将待发送数据逐一发送至串行外设接口主机设备；所述在每次检测到上升沿时，将待发送数据逐一发送至串行外设接口主机设备具体包括：C1、检测CLK信号的上升沿；C2、当第一次检测到CLK信号的上升沿时，将发送寄存器中的待发送数据按照MSB先发的方式发送一个bit；C3、当第二次检测到CLK信号的上升沿时，将发送寄存器中的待发送数据按照MSB先发的方式发送一个bit，以此类推直至发送寄存器中的待发送数据发送完毕；D、当待发送数据发送完毕后，向主控器发送IRQ中断信号，以驱动所述主控器将下一个待发送数据写入发送寄存器，并重复上述步骤C和步骤D直至检测到所述CS信号为无效。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳震有科技股份有限公司，未经深圳震有科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710404362.0/，转载请声明来源钻瓜专利网。
