[发明专利]DRAM电路、冗余重写电路及重写方法有效
| 申请号： | 201710413079.4 | 申请日： | 2017-06-05 |
| 公开（公告）号： | CN108091360B | 公开（公告）日： | 2020-09-08 |
| 发明（设计）人： | 魏紫印 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | G11C11/408 | 分类号： | G11C11/408 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 李昕巍;章侃铱 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种DRAM电路，包括一具有一正常字元线、一第一冗余字元线及一第二冗余字元线直接相邻于该第一冗余字元线之阵列。若该正常字元线是经，该DRAM电路外部之一存储器控制器，指派成要被启动，则该第二冗余字元线被启动。一冗余重写电路是用以响应于该第二冗余字元线被启动来判定该第一冗余字元线需要被重写，以及一列解码器是用以，根据该冗余重写电路之该判定，来重写该第一冗余字元线。 | ||
| 搜索关键词： | dram 电路 冗余 重写 方法 | ||
【主权项】：
1.一种动态随机存取存储器DRAM电路，包含：一阵列，包括一正常字元线、一第一冗余字元线及一第二冗余字元线直接相邻于该第一冗余字元线，其中若该正常字元线经，该DRAM电路外部的一存储器控制器，指派成要被启动，则该第二冗余字元线被启动；一冗余重写电路，用以响应于该第二冗余字元线被启动来判定该第一冗余字元线需要被重写；以及一列解码器，用以，根据该冗余重写电路的该判定，来重写该第一冗余字元线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710413079.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种磁隧道结及其制造方法
- 下一篇：相变存储器件
