[发明专利]一种消除衬偏效应的深亚微米CMOS自举开关

摘要

本发明涉及一种消除衬偏效应的深亚微米CMOS自举开关，包括NMOS晶体管N1～N7、PMOS晶体管P1～P4、电容C1、电容C2和公共节点。本发明提出一自举开关电路，解决了传统自举开关存在衬偏效应，可靠性差，线型性能不好，输入信号范围窄等问题。本发明的自举开关电路可在深亚微米CMOS工艺条件下实现，输入信号范围可在地和电源之间变化，甚至超出电源电压范围。本发明消除了衬偏效应，具有极好的线型性。特殊的设计使得本发明具有较高的可靠性。本发明可用于集成模数转换器中的采样保持电路。

主权项

一种消除衬偏效应的深亚微米CMOS自举开关，其特征在于：包括NMOS晶体管N1、NMOS晶体管N3～N7、PMOS晶体管P2～P4、电容C2和公共节点；所述NMOS晶体管N1的源极作为自举开关的输入端，漏极作为自举开关的输出端，输出端接对地电容C1；所述NMOS晶体管N1的栅极分别与PMOS晶体管P2的栅极、NMOS晶体管N3的漏极、PMOS晶体管P4的漏极、NMOS晶体管N6的栅极、NMOS晶体管N7的栅极连接，NMOS晶体管N1的源极与NMOS晶体管N7的漏极连接；NMOS晶体管N7的源极与NMOS晶体管N6的源极连接，且经公共节点分别与NMOS晶体管N4的漏极、NMOS晶体管N5的源极、电容C2的下极板、NMOS晶体管N1的衬底连接；所述NMOS晶体管N6的漏极分别与PMOS晶体管P4的栅极、NMOS晶体管N5的漏极、PMOS晶体管P3的漏极连接；所述PMOS晶体管P2的漏极分别与电容C2的上极板、PMOS晶体管P4的源极连接；PMOS晶体管P2的衬底与漏极连接，源极接电源VCC；PMOS晶体管P3的源极接电源VCC；PMOS晶体管P4的衬底与源极连接；所述NMOS晶体管N4的源极、NMOS晶体管N3的源极分别接地，NMOS晶体管N4的栅极与NMOS晶体管N3的栅极连接并同时接时钟信号CLKN；PMOS晶体管P3的栅极与PMOS晶体管N5的栅极连接并同时接时钟信号CLK，所述时钟信号CLK与时钟信号CLKN互为相反的时钟信号。