[发明专利]半导体器件及其制造方法有效
| 申请号： | 201710425545.0 | 申请日： | 2017-06-08 |
| 公开（公告）号： | CN107887428B | 公开（公告）日： | 2020-10-30 |
| 发明（设计）人： | 王喻生;洪奇成;李达元;李欣怡;刘冠廷 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/40 | 分类号： | H01L29/40;H01L29/423;H01L29/45;H01L29/78;H01L21/336 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种场效应晶体管包括由半导体制成的沟道层和金属栅极结构。金属栅极结构包括栅极介电层，形成在栅极介电层上的阻挡层，形成在阻挡层上并由Al和TiAl之一制成的功函调整层，形成在功函调整层上并由TiN制成的阻挡层，以及形成在阻挡层上并由W制成的主体金属层。沟道层上方的栅极长度在从5nm至15nm的范围内，并且所述第一导电层的厚度在0.2nm至3.0nm的范围内。第一导电层的最大厚度与最小厚度之间的范围大于第一导电层的平均厚度的0％且小于第一导电层的平均厚度的10％。本发明实施例涉及半导体器件及其制造方法。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种形成栅极结构的方法，包括：在由半导体材料制成的沟道层上方形成栅极介电层；在所述栅极介电层上方形成第一导电层；在所述第一导电层上方形成第二导电层；以及在所述第二导电层上方形成第三导电层，其中形成所述第一导电层包括：沉积导电材料；和蚀刻沉积的所述导电材料以减小沉积的所述导电材料的厚度，以及在形成所述栅极结构之后，所述第一导电层的厚度在0.2nm至3.0nm的范围内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710425545.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
