[发明专利]具有多个接触插塞的装置及其制造方法有效
| 申请号： | 201710447702.8 | 申请日： | 2017-06-14 |
| 公开（公告）号： | CN108735656B | 公开（公告）日： | 2020-12-08 |
| 发明（设计）人： | 王朝勳;杨復凱;王美匀;赵高毅 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有多个接触插塞的装置及其制造方法。多个接触插塞的制造方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。方法包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成电性耦合至源极/漏极区的下源极/漏极接触插塞。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。 | ||
| 搜索关键词： | 具有 接触 装置 及其 制造 方法 | ||
【主权项】：
1.一种多个接触插塞的制造方法，其特征在于，包含：形成一晶体管，包含：形成一源极/漏极区于一虚拟栅极堆叠的一侧；形成一第一层间介电层，其中该第一层间介电层覆盖该源极/漏极区；以及以一取代栅极堆叠取代该虚拟栅极堆叠；形成一第二层间介电层于该第一层间介电层及该取代栅极堆叠上方；形成一下源极/漏极接触插塞，其中该下源极/漏极接触插塞电性耦合至该源极/漏极区，其中该下源极/漏极接触插塞穿过该第一层间介电层和该第二层间介电层；形成一第三层间介电层于该第二层间介电层上方；形成一栅极接触插塞于该第二层间介电层和该第三层间介电层中；以及形成一上源极/漏极接触插塞，其中该上源极/漏极接触插塞重叠并接触该下源极/漏极接触插塞，其中该上源极/漏极接触插塞穿过该第三层间介电层，且该上源极/漏极接触插塞和该栅极接触插塞是由不同材料所形成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710447702.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
