[发明专利]一种带自校准功能的高速脉冲信号脉宽精密控制电路及控制方法有效
| 申请号： | 201710477942.2 | 申请日： | 2017-06-09 |
| 公开（公告）号： | CN107346964B | 公开（公告）日： | 2020-06-30 |
| 发明（设计）人： | 罗阳;孟祥禄 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | H03K7/08 | 分类号： | H03K7/08;H03L7/07 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 266555 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种带自校准功能的高速脉冲信号脉宽精密控制电路，参考输入时钟通过三路PLL，同时产生三个相参、频率相同的时钟信号，FPGA通过调节每一路信号的小数分频相位累加字初始值来调节每一路PLL相对于参考输入时钟的相位，再利用同步触发信号将三个PLL同步。本发明的电路结构简单、成本低、功耗小，适合于几乎所有高速脉冲信号发生器和噶朴素串行误码仪；输出最小脉宽小、控制精度高，最小输出脉宽可达100ps，脉宽控制精度可达1ps；工作频率高，最高工作频率可达4.1GHz；具有自动校准功能，能自动补偿因环境和温度的变化引起的误差，校准电路采用纯数字化设计，校准效率极高，调试难度大幅下降。 | ||
| 搜索关键词： | 一种 校准 功能 高速 脉冲 号脉 精密 控制电路 控制 方法 | ||
【主权项】：
一种带自校准功能的高速脉冲信号脉宽精密控制电路，其特征在于，参考输入时钟通过三路PLL，同时产生三个相参、频率相同的时钟信号，FPGA通过调节每一路信号的小数分频相位累加字初始值来调节每一路PLL相对于参考输入时钟的相位，再利用同步触发信号将三个PLL同步。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710477942.2/，转载请声明来源钻瓜专利网。
- 上一篇：体声波共振器的共振结构
- 下一篇：按钮组件及电子设备
