[发明专利]半导体结构及其形成方法有效

专利信息
申请号: 201710536331.0 申请日: 2017-07-03
公开(公告)号: CN109216278B 公开(公告)日: 2021-06-08
发明(设计)人: 李勇 申请(专利权)人: 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L27/092
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 吴敏
地址: 100176 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体结构及其形成方法,方法包括:形成包括PMOS区的基底,基底上形成有栅极结构、PMOS区栅极结构两侧基底内形成有P型掺杂外延层、P型掺杂外延层表面形成有硅层、基底上形成有覆盖栅极结构顶部的层间介质层;在PMOS区栅极结构两侧层间介质层内形成露出硅层的接触开口;对硅层进行金属分凝肖特基掺杂处理;在接触开口底部形成金属层;通过退火处理,使金属层与硅层反应形成金属硅化物层;在接触开口内形成接触孔插塞。金属分凝肖特基掺杂处理的掺杂离子在金属硅化物层中的固溶度小于在硅层中的固溶度,因此掺杂离子会从金属硅化物层中析出并分凝于金属硅化物层和P型掺杂外延层的界面处,从而降低PMOS的肖特基势垒高度,进而减小PMOS区的接触电阻。
搜索关键词: 半导体 结构 及其 形成 方法
【主权项】:
1.一种半导体结构的形成方法,其特征在于,包括:形成基底,所述基底包括PMOS区,所述基底上形成有栅极结构、所述PMOS区的栅极结构两侧基底内形成有P型掺杂外延层、所述P型掺杂外延层表面形成有硅层、所述基底上形成有覆盖所述栅极结构顶部的层间介质层;在所述PMOS区栅极结构两侧的层间介质层内形成露出所述硅层的接触开口;对所述接触开口露出的硅层进行金属分凝肖特基掺杂处理;在所述金属分凝肖特基掺杂处理后,在所述接触开口的底部形成金属层;通过退火处理,使所述金属层与所述硅层反应,形成金属硅化物层;形成所述金属硅化物层后,在所述接触开口内形成接触孔插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710536331.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top