[发明专利]平均7T1R的非易失性静态随机存储单元

摘要

本发明公开了一种平均7T1R的非易失性静态随机存储单元，在读数据阶段，列共享开关晶体管SN打开，调节优化差分输入晶体管的尺寸，有利于单元读操作，提高读裕度；在写入数据阶段，字线WL为高电平，第一与第二差分输入晶体管打开，控制线RSW为低电平，晶体管RSWL关断，单元控制线CTRL为低电平，列共享开关晶体管SN关断，打断了单元的放电路径，单元内部节点更容易充电，使得单元的写能力增强，写裕度增加；在恢复数据阶段，将列共享开关晶体管SN关断，没有泄露路径，因而减少了泄露电流，降低了恢复数据时的功耗；由于电路的恢复操作就相当于对电路写数据，所以关断SN可以提高电路的写能力，自然也就提高了电路的恢复数据的能力，减少了恢复时所需的时间。

主权项

一种平均7T1R的非易失性静态随机存储单元，其特征在于，包括：1T1R模块和存储单元模块构成；所述存储单元模块包括：第一上拉晶体管UL、第二上拉晶体管UR、第一下拉晶体管DL、第二下拉晶体管DR、第一差分输入晶体管GL、第二差分输入晶体管GR和列共享开关晶体管SN；其中：第一上拉晶体管UL的源极与第一电源VDDQ电连接；第一上拉晶体管UL的漏极与第一下拉晶体管DL漏极相连接并且它们的栅极也连接在一起，构成第一个反相器；第二上拉晶体管UR的源极与第二电源VDDQB电连接，第二上拉晶体管UR的漏极与第二下拉晶体管DR漏极相连接并且它们的栅极也连接在一起，构成第二个反相器；第一下拉晶体管DL的源极和第二下拉晶体管DR的源极电连接并且都与列共享开关晶体管SN的漏极电连接；列共享开关晶体管SN的栅极与单元控制信号线CTRL电连接，源极连接到地；第一差分输入晶体管GL的源极与位线BL电连接，漏极连接Q点；第二差分输入晶体管GR的源极与位线BLB电连接，漏极连接QB点；第一差分输入晶体管GL和第二差分输入晶体管GR的栅极与字线WL电连接；其中，Q点在第一上拉晶体管UL的漏极与第一下拉晶体管DL漏极的连接线上，QB点在第二上拉晶体管UR的漏极与第二下拉晶体管DR漏极的连接线上；1T1R模块一端接位线BL，另一端接Q点。